基于VHDLDDS实现与仿真设计

1基于VHDL的DDS实现与仿真（宜宾学院物理与电子工程学院2011级2班段艳婷110302034）摘要本文论述了直接数字频率合成技术（DDS）的信号发生器的设计与实现。本设计以DDS芯片CYCLONEEP2C5T144C8为频率合成器，以AVR单片机ATMEGA16为进程控制和任务调度核心，用AD603实现增益控制（AGC）和功率放大，串行数模转换器（D/A）MAX531实现方波占空比调节，并用LCD12864液晶显示及键盘构成幅度、频率、方波占空比均可调的函数信号发生器。本文分析了DDS的设计原理，基于VHDL语言进行系统建模，对DDS进行参数设计，实现了可重构的IP核，能够根据需要方便的修改参数以实现器件的通用性。同时利用QUARTUS编译平台完成一个具体DDS芯片的设计，详细阐述了基于VHDL编程的DDS设计方法步骤。针对DDS频率转换时间短，分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用ALTERA公司的QUARTUS开发软件,完成DDS核心部分即相位累加器和RAM查找表的设计,可得到相位连续、频率可变的信号，并通过单片机配置FPGA的E2PROM完成对DDS硬件的下载,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。直接数字频率合成信号发生器关键字DDS，CYCLONE，QUARTUS，FPGA2中图分类号TN正文目录第一章、绪论11DDS引言12直接数字合成器的概念及其发展13DDS技术在国内研究状况及其发展趋势14频率合成器的种类与技术发展趋势15DDS优势16课题主要研究内容和技术要求第二章、超大规模集成电路设计介绍21引言211EDA技术的含义及其特点212EDA技术的主要内容22大规模可编程逻辑器件221FPGA的介绍222CPLD的介绍223FPGA与CPLD的区别23硬件描述语言（HDL）231VHDL简介232VHDL主要特点233VHDL语言的优势324软件开发工具第三章、DDS工作原理和主要特点31DDS的基本工作原理32DDS的主要特点33DDS建模第四章、用VHDL来编程实现和仿真41VHDL编程实现41132位加法器的VHDL实现程序41232位加法器的生成模块41332位寄存器的VHDL实现41432位寄存器的生成模块415波形数据ROM的VHDL实现416波形数据ROM的生成模块417整形模块设计42用QUARTUS进行DDS仿真421QUARTUS软件简介422用QUARTUS的仿真步骤和图像423注意事项第五章、设计相关数据处理与图像分析51电路原理图52仿真波形图53数据验证454波形毛刺儿的分析及消除第六章、结束语51总结52参考文献53致谢54附录5第一章绪论11、DDS引言频率合成技术是将一个（或多个）基准频率变换成另一个（或多个）合乎质量要求的所需频率的技术。在通信、雷达、导航、电子侦察、干扰等众多领域都有应用。随着各种频率合成器和频率合成方案的出现，频率合成技术得到了不断地发展。1971年3月美国学者JTIERNCY，CMRADER和BGOLD首次提出了直接数字频率合成（DDSDIRECTDIGITALSYNTHESIS）技术。这是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比，DDS技术具有极高的频率分辨率、极快的变频速度，变频相位连续、相位噪声低，易于功能扩展和全数字化便于集成，容易实现对输出信号的多种调制等优点，满足了现代电子系统的许多要求，因此得到了迅速的发展。目前市面上的DDS芯片，价格昂贵、功能固定单一，应用受到限制。本综合实验项目采用基于FPGA的EDA技术设计实现DDS芯片，并可以根据实际需要对其功能进行灵活地修改、配置。12、直接数字合成器的概念及其发展随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大6量采用频率合成技术DDS即DIRECTDIGITALSYNTHESIZER，中文名称是直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制，以其使用方便和品路分辨率高等优点，在现代通信领域得到越来越广泛的应用。用VHDL语言对DDS进行功能描述，方便在不同的实现方式下移植和修改参数，因而逐步成为DDS设计主流，而且在ALTER公司开发的MAXPLUS2中，不仅提供了方便的VHDL编译和综合平台，还集成了可供程序对应下载的FPGA器件等大量芯片，大大缩短了DDS的设计和开发周期。因此，在现代电子系统及设备的频率源设计中，尤其是在通信领域，其应用越来越广泛。它是现代通信系统必不可少的关键电路，广泛应用于数字通信、卫星通信、雷达、导航、航天航空、遥控遥测以及高速仪器仪表灯领域。以通信为代表的信息产业是当代发展最快的行业。因此，频率合成器也得到了较快的发展，形成了完善的系列品种，市场需求也特别大。13、DDS技术在国内研究状况及其发展趋势频率合成器的技术复杂度很高，经过了直接合成模拟频率综合器、锁相式频率综合器、直接数字式频率综合器（DDS）三个发展阶段。目前，在我国，各种无限系统中使用的品路合成器普遍采用锁相式频率综合器，通过CPU控制，课获得不同的频点。锁相式频率综合器含有参考振荡器与分频器、可控分频器、压控振荡器及鉴相器、前置分频器等功能单元。频率合成器的最终发展方向是锁相7式频率综合器、双环或多环锁相式频率合成器、DDS频率合成器，以及PPL加DDS混合式频率合成器。因此，锁相式频率综合器和直接数字式频率综合器收到了国内各界关注，并得到了迅猛发展。基于DDS波形产生的应用现阶段主要在两个方面1设计通讯系统需要灵活的和极好的相噪，极低的失真性能的频率源，它通常选用DDS综合它的光谱性能和频率调谐方案。这种应用包括用DDS于调制方面，作为PLL参考去加强整个频率的可调制度，作为本机振荡器（LO），或者射频率的直接传达。作为选择地，许多工业和医学应用DDS作为可编程波形发生器。因为DDS是数字可编程，它的相位和频率在不改变外围成分的情况下能很容易地改变，而传统的基于模拟编程产生波形的情况下要改变外围成分。DDS允许频率的实时调整去定位参考频率或者补偿温度漂移。这种应用包括应用DDS在可调频率源去测量阻抗，去产生脉冲波形已调制信号用于微型刺激，或者去检查LAN中的稀薄化和电缆。14、频率合成器种类与技术发展趋势种类直接模拟合成法、锁相环合成法、直接数字合成法发展直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快（小于100NS），但是体积大、功率耗大，目前已基于不被采用。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。8该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。15、DDS优势如今在价格方面有竞争力的，高性能，功能集成的DDS芯片在通讯系统和传感应用方面已经变得非常常见了。它吸引工程师的优势主要包括数字控制微调频率调谐和轻微程度相位调制能力。极快速度调谐输出频率（相位）在没有上冲或者下冲的情况下，且没有延时的情况下可以进行连续频率调谐。DDS的数字体系结构取消了像传统模拟合成方案那样的手动调谐和温度补偿的不方便，DDS的数字控制结构外围便系统的远程控制更为方便，在处理器控制下达到最优化。16、课题主要研究内容和设计要求对DDS的设计，包括了一下四个模块波形数据ROM、64位加法器模块、64位寄存器模块、10位正弦波数据文件。本课题设计研究的主要内容就是要在QUARTUS的基础上，运用VHDL的编程来实现以上四大模块，并对其进行实现和仿真。第一章是简单的介绍了一下DDS的概念、现状、内容和发展前景；第二章是对DDS所采用的辅助工具的介绍；第三章是对DDS工作原理和主要特点的介绍；第四章是用VHDL来编程实现和仿真。9第二章超大规模集成电路设计介绍和以往的设计相比，利用EDA技术设计的数字频率计，具有硬件电路简捷，集成度高、性能稳定的优点。这种设计方法效率高，风格灵活，体现了现代电子电路设计的先进思想。由于具备这些优点，EDA技术必将在新的世纪有着无限广阔的发展前景。21、引言随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升电子类的高新技术项目的开发也逾益依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术也常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩减、性能价格比大幅提高。不言而喻，EDA技术将迅速成为电子设计领域中的及其重要的组成部分。211、EDA技术的含义及特点EDA（ELECTRONICDESIGNAUTOMATION，电子系统设计自动化）技术是20世纪90年代初从CAD（计算机辅助设计）、CAM（计10算机辅助制造）、CAT（计算机辅助测试）、CAE（计算机辅助工程）的概念发展而来的。现代EDA技术就是以让计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，能自动地完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。可见，利用EDA技术进行电子系统的设计，具有以下几个特点1）用软件的方式设计硬件；2）用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；3）采用自顶向下（TOPDOWN）的设计方法；4）设计过程中可用有关软件进行各种仿真；5）系统可现场编程，在线升级；6）整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。因此，EDA代表了当今电子设计技术的最新发展方向。212、EDA技术的主要内容EDA技术涉及面很广，内容丰富，从教学和使用的角度看，主11要应掌握如下四个方面的内容1）大规模可编程逻辑器件；2）硬件描述语言；3）软件开发工具；4）实验开发系统。其中，大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体，硬件描述语言是利用EDA技术进行电子系统设计的主要表达手段，软件开发工具是利用EDA技术进行电子系统设计的智能化的自动设计工具，实验开发系统则是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。22、大规模可编程逻辑器件PLD（PROGRAMMABLELOGICDEVICE，可编程逻辑器件）是一种由用户编程以实现某种逻辑功能的新型逻辑器件。FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称，两者的功能基本相同，只是实现原理略有不同，生于20世纪70年代，在20世纪80年代以后，随着集成电路技术和计算机技术的发展而迅速发展。自问世以来，PLD经历了从PROM（PROGRAMMABLEREADONLYMEMORY,可编程序的只读存储器）、PLA（PROGRAMMABLELOGICARRAY,可编程序逻辑阵列）、PAL（PROGRAMMABLEARRAYLOGIC,可编程序阵列逻辑）、GAL（GENERICARRAYLOGIC，通用阵列逻辑）到FPGA、ISPLSI（INSYSTEMPROGRAMMABLELARGESCALEINTEGRATION，12在系统可编程大规模集成电路）等高密度PLD的发展过程。在此期间，PLD的集成度高、速度不断提高，功能不断增强，结构趋于更合理，使用起来灵活方便。PLD的出现，打破了由中小规模通用型集成电路和大规模专用集成电路垄断的局面。与中小规模通用型集成电路相比，用PLD实现数字系统，有集成度高、速度快、功耗低、可靠性高等优点。与大规模专用集成电路相比，用PLD实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。PLD是电子设计领域中最具活力和发展前途的一项技术，PLD能完成任何数字器件的功能。与小型规模通用型集成电路相比，用PLD实现数字系统，有集成度高、速度快、功耗小、可靠性高等优点。与大规模专用集成电路相比，用PLD实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。PLD的这些优点使得PLD技术在20世纪90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL）的进步。最早的可编程逻辑器件出现在20世纪70年代初，主要是PROM和PAL。随后出现了PAL、GAL、EPLD（ERASABLEPROGRAMMABLELOGICDEVICES，可擦除可编程逻辑器件）和CPLD、PFGA、ISPLSI。221、FPGA的介绍13FPGA是20世纪80年代中期，美国ALTERA公司推出一种现场可编程门阵列，其结构主要分为三部分可编程逻辑单元、可编程输入输出单元和可编程连线部分。FPGA器件采用逻辑单元阵列结构和静态随机存取存储器工艺，设计灵活，集成度高，可利用计算机辅助设计，绘出实现用户逻辑原理图、逻辑布尔方程或用硬件描述语言等方式设计输入；然后经一系列转换程序、自动布局布线、模拟仿真的过程；最后生成配置FPGA器件的数据文件，对FPGA器件初始化。这样实现了满足用户要求的专用集成电路，真正达到了用户自行设计、自行研制和自行生产集成电路的目的。概括来说，FPGA器件具有下列优点高密度、高效率、系列化、标准化、小型化、多功能、低功耗、低成本、设计灵活方便，可无限次反复编程，并可现场模拟调试验证。使得使用FPGA器件，一般可在几天到几周内完成一个电子系统的设计和制作，可以缩短研制周期，达到快速上市和进一步降低成本要求。基于上述的优点，本设计采用FPGA芯片作为平台，这样可以把整个系统下载到一块芯片之中，实现了所谓的片上系统，从而大大缩小了体积，便于工程人员的管理和屏蔽外界干扰。222、CPLD的介绍CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。COMPLEXPLD的简称，一14般较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件。它具有编程灵活、集成度高、设计开发周期短、试用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产（一般在10000件以下）之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。223、FPGA和CPLD的区别尽管FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但由于CPLD和FPGA结构上的差异，具有各自的特点1】CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。2】CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。3】在编程上FPGA比CPLD具有更大的灵活性。CPLD通15过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。4】FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。5】CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。6】CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。23、硬件描述语言（HDL）硬件描述语言（HDL）是相对于一般的计算机软件语言如C、PASCAL而言的。HDL是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能，电路结构和连接方式。HDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。用HDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。16就FPGA/CPLD开发来说，比较常用和流行的HDL主要有VHDL，VERILOGHDL，ABEL，AHDL，SYSTEMVERILOG和SYSTERNC，其中VHDL，VERI比在现在EDA设计中使用最多，也拥有几乎所有的主流EDA工具的支持。而SYSTERNVERI比和SYSTERNC这两种HDL语言还处于完善过程中。现在，VHDL和VERI比作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL与VERILOGHDL语言将承担起大部分的数字系统设计任务。EDA关键技术之一就是采用硬件描述语言对硬件电路进行描述，且具有系统级仿真和综合能力。目前应用比较广泛的硬件描述语言就是VHDL（VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE）,它最早是由美国国防部提出来的。231、VHDL简介VHDL语言的英文全名是VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE，即超高速集成电路硬件描述语言，是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、强，因此在实际应用中越来越广泛。HDL发展的技术源头是在HDL形成发展之前，已有了许多程序设计语言，如汇编、C、PASCAL、FORTRAN、PROLOG等。这些语言运行在不同硬件平台和不同的操作环境中，它们适合于描述过程和算法，不适合作硬件描述。17CAD的出现，使人们可以利用计算机进行建筑、服装等行业的辅助设计，电子辅助设计也同步发展起来。在从CAD工具到EDA工具的进化过程中，电子设计工具的人机界面能力越来越高。在利用EDA工具进行电子设计时，逻辑图、分立电子原件作为整个越来越复杂的电子系统的设计已不适应。任何一种EDA工具，都需要一种硬件描述语言来作为EDA工具的工作语言。这些众多的EDA工具软件开发者，各自推出了自己的HDL语言。232、VHDL的主要特点作为硬件描述语言的第一个国际标准，VHDL具有很强的可移植性1】具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性；2】设计层次较高，用于较复杂的计算时能尽早发现存在的问题，从而缩短设计周期；3】VHDL的设计不依赖于特定的器件，方便了工艺的转换；支持大规模设计的分解和已有设计的再利用；4】对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动地把VHDL描述设计转变成门级网表；VHDL用源代码描述来进行复杂控制逻辑的设计，灵活又方便，同时也便于设计结果的交流、保存和重用。18233、VHDL语言的优势常用的硬件描述性语言有VHDL、VERILOG和ABEL语言。VHDL语言起源于美国国防部的VHSIC，VHDL是一种高级描述语言，适用于行为级和RTL级的描述相对与VERILOG语言和ABEL语言这些较低一级的适合描述门级电路的描述性语言而言，其具有以下的优点1、设计方法灵活、支持广泛VHDL语言可以支持自顶至下（TOPDOWN）和基于库（LIBRARYBASED）的设计方法，而且还支持同步电路、异步电路、FPGA以及其他随机电路的设计。其范围之广是其它方法所不能比拟的。目前大多数EDA工具几乎都支持VHDL语言。这给VHDL语言进一步推广和应用创造了良好的环境。2、系统硬件描述能力强VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的框图直到门级电路。另外，高层次的行为描述可以与低层次的RTL描述和结构描述混合使用。其他HDL语言如UDL/I、VERILOG等对系统级的功能描述能力较弱。3、VHDL语言描述与工艺不发生关系在用VHDL语言设计系统硬件时，没有嵌入工艺信息。采用VHDL语言的设计，当门级或门级以上层次的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺（如MOS、CMOS等）。这样，在工艺变更时，只要改变相应的映射工具就行了。由此可19见，修改电路和改变工艺之间的相关性较小。4、VHDL语言标准、规范，易于共享和复用由于VHDL语言已成为一种IEEE的工业标准，这样，设计成果便于复用和交流，反过来也更进一步推动VHDL语言的推广及完善。基于上述的特点，可知VHDL语言可读性好，又能被计算机识别。VHDL语言中设计实体、程序包、设计库，为设计人员重复利用已有的设计提供了诸多技术手段。可重复利用他人的IP（INTELLIGENCEPROPERTY）模块和软核（SOFTCORE）也是VHDL的另一特色，许多设计不必每次都从头再来，只要在更高层次上把IP模块组合起来，就能达到事半功倍的效果。这样，设计人员自行开发的IP模块在集成电路设计中占有重要的地位。因此本设计采用VHDL语言设计一个完善的HDB3码编、译码器。24、软件开发工具这类软件一般由PLD/FPGA芯片厂家提供，基本都可以完成所有的设计输入（原理图或HDL），仿真，综合，布线，下载等工作。ALTERA公司开发的MAXPLUS和QUARTUS都是曾经最优秀的PLD开发平台之一，适合开发早期的中小规模PLD/FPGA，使用者众多。目前ALTERA已经停止开发MAXPLUS，而转向QUARTUS软件平台。XILINX公司开发的FOUNDATION和ISE是XILINX公司上一代的20PLD开发软件，目前XILINX公司已经停止开发FOUNDATION，转向ISE软件平台，现在的ISE是公司目前主体的PLD/FPGA开发软件。LATTICE公司开发了ISPDESIGNEXPERT和ISPLEVER。前者是LATTICE公司的PLD开发软件，目前最新软件改名为ISPLEVER。这个软件是最新一代的PLD集成开发软件，取代了ISPEXPERT，成为PLD/FPGA设计的主要工具。第三章DDS工作原理和主要特点DDS实现频率合成的原理主要是通过查找表的方式来进行的。如下图图1中的存储表中存储了一个周期的波形采样值的ROM（如要产生正弦波时，存储表中存储的就是一个周期的正弦波的采样值）。当周期地给出特定地址后，ROM就输出相应的采样值。输入DDS的频率字和一确定的相位值是相对应的，在相位累加21器的累加下产生所需要的地址。因为输入ROM的地址是周期重复的，输出的采样值经过D/A和滤波器后就得到和输入频率字唯一对应的频率的周期波形。因此只要给出一定范围的频率字就可以得到一定范围的周期波形，从而达到产生特定信号的功能。31、DDS的基本工作原理311、DDS采样量化DDS是一种从相位概念出发直接合成所需波形的数字频率合成技术。与传统的频率合成技术相比，DDS技术具有很高的频率分辨率，可以实现快速的频率变化，并且在频率改变时能保持相位连续，容易实现对信号频率、相位的多种调制，易于功能扩展和数字化集成等优点，满足了现代电子系统的许多要求。随着数字技术的飞速发展，DDS正逐步取代PLL锁相环，得到越来越广泛的应用。正弦信号可以用下式来描述式（1）中的时间T是连续的，为了用数字方式实现，必须进行离散化处理。用周期为TELK的基准时钟对信号进行采样和量化。如图2所示22采样周期为TDK采样频率FCLK1/TCLK。不难看出，连续两次采样之间的相位增量将整个周期分成2N份，则相位的量化单位。若，代入式（2）可得。更一般的情况是为S的M倍，即可得到输出信号的频率；M称为频率控制字（TUNINGWORD）。由式（3）可见，M决定了输出信号的频率，且两者是简单的线性关系。可以看出，当采样频率一定时，通过控制两次连续采样之间的相位离散波形序列的频率M经保持和滤波后，可唯一地恢复出此频率的模拟信号。图1是DDS的原理图。相位累加器可在每一个时钟周期来临时将频率控制字M所决定的相位增量累加一次，如果记数大于2N，则自动溢23出LUT（查找表）实际上是一个存储器（ROM），其中存储着一个周期正弦波的幅度量化数据，用于实现从相位到幅度的转换。相位累加器的输出作为LUT的地址值，LUT根据输入的地址（相位）信息读出幅度信号，达到D/A转换器中转换为模拟量，最后通过滤波器输出一个平滑的模拟信号。312、DDS的基本参数推导根据式（3），可以确定DDS的基本参数（4）此时每2N个时钟周期输出一个周期的正弦波。当N比较大时，对于较大范围内的M值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。当基准时钟确定后，输出信号频率FCLK频率控制字M之间必须满足采样定理，即FCLK应大于F0的2倍。实际应用中，为保证输出波形的质量，FCLK至少应为F0的4倍。由于D/A转换电路的转换时间应小于1/FCLK，因此DDS系统的时钟频率、信号输出频率主要由D/A转换器的性能决定。32、DDS的主要特点1】DDS的频率分辨率在相位累加器的位数N足够大时，理论上可以获得相应的分辨精度，这个传统方法难以实现的2】DDS是一个全数字结构的开环系统，无反馈环节，因此其速度24极快，一般在毫微秒量级3】DDS的相位误差主要是依赖于时钟的相位特性，相位误差小。另外，DDS的相位是连续变化的，形成的信号具有良好的频谱，这是传统的直接频率合成方法无法实现的4】频率切换时相位连续5】可以输出带宽正交信号6】输出相位噪声低，对参考频率源的相位噪声有改善作用7】可以产生任意波形8】全数字化实现，便于集成，体积小，重量轻9】缺点DDS的采样特性以及DAC的非线性，DDS系统的输出中含有假信号干扰和杂散33、DDS建模如图3所示25这是一个基本的DDS整体模块结构，主要由相位累加器、相位调解器、正弦ROM查找表和DAC构成。图中的相位累加器、相位调解器、正弦ROM的数字部分，由于具有数控频率合成的功能，又称为NCO（NUMERICALLYCONTROLLEDOSCILLATORS）。图中相位累加器（PHASEA）是整个DDS的核心，在这里完成相位累加功能，其输入是相位增量，又可称为频率控制字FW（N10），由于FW（N10）与输出频率F0是简单的线性关系事实上，当基准时钟F0是2N时，FW（N10）就等于F0。相位调制器（PHASEMOD）接收相位累加器的相位输出，在这里加一个相位偏移值，主要用于实现信号的相位调制，如PSK（相位键控）等，在不使用时可以去掉该部分，或加一个固定的相位控制字。波形存储器（即，正弦ROM查找表）（SINLUP）把存储在相位累加器中的抽样值转换成正弦波幅度的数字量函数，可理解为相位到幅度的转换。它的输入是相位调制器输出的高M位（而并非全部N位）值，将其作为正弦ROM查找表的地址值；查询表把输入的地址相位信息映射成正弦幅度信号；输出送往DAC，转化为模拟信号。相位调解器接收相位累加器的相位输出，在这里加上一个相位偏移量，主要用于信号的相位调节，如PSK（相位键控）等，在不使用时可以去掉该部分，或者加一个固定的相位字输入。相位字输26入也需要用同步寄存器保持同步。需要注意的是，相位字输入的数据宽度M与频率字输入N往往是不相等的，MN。参数设定其中选用频率输入字20M，相位累加器的数据宽度N为32位，输出的D/A精度为10位。第四章用VHDL来编程实现和仿真41、VHDL编程实现411、271】引言随着现代电子技术的不断发展,在通信系统中往往需要在一定频率范围内提供一系列稳定和准确的频率信号,一般的振荡器己不能满足要求,这就需要频率合成技术1。直接数字频率合成DIRECTDIGITALFREQUEN2CYSYNTHESIS,DDS是把一系列数据量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术。DDS具有相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号等优点,已成为现代频率合成技术中的姣姣者。目前在高频领域中,专用DDS芯片在控制方式、频率控制等方面与系统的要求差距很大,利用FPGA来设计符合自己需要的DDS系统就是一个很好的解决方法。28现场可编程门阵列FPGA器件具有工作速度快、集成度高、可靠性高和现场可编程等优点,并且FPGA支持系统现场修改和调试,由此设计的DDS电路简单,性能稳定,也基本能满足绝大多数通信系统的使用要求。2】本论3】结语参考文献14大学本科生毕业设计（论文）撰写规范本科生毕业设计（论文）是学生在毕业前提交的一份具有一定研究价值和实用价值的学术资料。它既是本科学生开始从事工程设计、科学实验和科学研究的初步尝试，也是学生在教师的指导下，对所进行研究的适当表述，还是学生毕业及学位资格认定的重要依据。毕业论文撰写是本科生培养过程中的基本训练环节之一，应符合国家及各专业部门制定的有关标准，符合汉语语法规范。指导教师应加强指导，严格把关。1、论文结构及要求论文包括题目、中文摘要、外文摘要、目录、正文、参考文献、致谢和附录等几部分。11题目论文题目应恰当、准确地反映论文的主要研究内容。不应超过25字，原则上不得使用标点符号，不设副标题。12摘要与关键词121摘要本科生毕业设计（论文）的摘要均要求用中、英两种文字给出，中文在前。摘要应扼要叙述论文的研究目的、研究方法、研究内容和主要结果或结论，文字要精炼，具有一定的独立性和完整性，摘要一般应在300字左右。摘要中不宜使用公式、图表，不标注引用文献编号，避免将摘要写成目录式的内容介绍。122关键词关键词是供检索用的主题词条，应采用能覆盖论文主要内容的通用技术词条（参照相应的技术术语标准），一般列35个，按词条的外延层次从大到小排列，应在摘要中出现。13目录目录应独立成页，包括论文中全部章、节的标题及页码。1514论文正文论文正文包括绪论、论文主体及结论等部分。141绪论绪论一般作为论文的首篇。绪论应说明选题的背景、目的和意义，国内外文献综述以及论文所要研究的主要内容。文管类论文的绪论是毕业论文的开头部分，一般包括说明论文写作的目的与意义，对所研究问题的认识以及提出问题。绪论只是文章的开头，不必写章号。毕业设计（论文）绪论部分字数不多于全部论文字数的1/4。142论文主体论文主体是论文的主要部分，要求结构合理，层次清楚，重点突出，文字简练、通顺。论文主体的内容要求参照大学本科生毕业设计（论文）的规定第五章。论文主体各章后应有一节“本章小结”。143结论结论作为单独一章排列，但不加章号。结论是对整个论文主要成果的归纳，要突出设计（论文）的创新点，以简练的文字对论文的主要工作进行评价，一般为4001000字。15参考文献参考文献是论文不可缺少的组成部分，它反映了论文的取材来源和广博程度。论文中要注重引用近期发表的与论文工作直接有关的学术期刊类文献。对理工类论文，参考文献数量一般应在15篇以上，其中学术期刊类文献不少于8篇，外文文献不少于3篇；对文科类、管理类论文，参考文献数量一般为1020篇，其中学术期刊类文献不少于8篇，外文文献不少于3篇。在论文正文中必须有参考文献的编号，参考文献的序号应按在正文中出现的顺序排列。产品说明书、各类标准、各种报纸上刊登的文章及未公开发表的研究报告（著名的内部报告如PB、AD报告及著名大公司的企业技术报告等除外）不宜做为参考文献引用。但对于工程设计类论文，各种标准、规范和手册可作为参考文献。引用网上参考文献时，应注明该文献的准确网页地址，网上参考文献不包含在上述规定的文献数量之内。1616致谢对导师和给予指导或协助完成论文工作的组织和个人表示感谢。内容应简洁明了、实事求是，避免俗套。17附录如开题报告、文献综述、外文译文及外文文献复印件、公式的推导、程序流程图、图纸、数据表格等有些不宜放在正文中，但有参考价值的内容可编入论文的附录中。172、论文书写规定21论文正文字数理工类论文正文字数不少于20000字。文管类论文正文字数1200020000字。其中汉语言文学专业不少于7000字。外语类论文正文字数800010000个外文单词。艺术类论文正文字数30005000字。22论文书写本科生毕业论文用B5纸计算机排版、编辑与双面打印输出。论文版面设置为毕业论文B5纸、纵向、为横排、不分栏，上下页边距分别为25CM和2CM，左右页边距分别为24CM和2CM，对称页边距、左侧装订并装订线为0CM、奇偶页不同、无网格。论文正文满页为29行，每行33个字，字号为小四号宋体，每页版面字数为957个，行间距为固定值20磅。页眉。页眉应居中置于页面上部。单数页眉的文字为“章及标题”；双数页眉的文字为“大学本科生毕业设计（论文）”。页眉的文字用五号宋体，页眉文字下面为2条横线（两条横线的长度与版芯尺寸相同，线粗05磅）。页眉、页脚边距分别为18CM和17CM。页码。页码用小五号字，居中标于页面底部。摘要、目录等文前部分的页码用罗马数字单独编排，正文以后的页码用阿拉伯数字编排。23摘要中文摘要一般为300字左右，外文摘要应与中文摘要内容相同，在语法、用词和书写上应正确无误，摘要页勿需写出论文题目。中、外文摘要应各占一页，编排装订时放置正文前，并且中文在前，外文在后。24目录目录应包括论文中全部章节的标题及页码，含中、外文摘要；正文章、节题目；参考文献；致谢；附录。正文章、节题目（理工类要求编写到第3级标题，即。文科、管理类可视论文需要进行，编写到23级标题。）25论文正文251章节及各章标题论文正文分章、节撰写，每章应另起一页。各章标题要突出重点、简明扼要。字数一般在15字以内，不得使用标点符号。标题中尽量不用英文缩写词，对必须采用者，应使用本行业的通用缩写词。18252层次层次以少为宜，根据实际需要选择。层次代号格式见表1和表2。表1理工类论文层次代号及说明层次名称示例说明章第1章章序及章名居中排，章序用阿拉伯数字节11条111题序顶格书写，与标题间空1字，下面阐述内容另起一段款1111题序顶格书写，与标题间空1字，下面阐述内容在标题后空1字接排项1题序空2字书写，以下内容接排，有标题者，阐述内容在标题后空1字版心左边线版心右边线表2文管类论文层次代号及说明章节条款项一、（一）1（1）居中书写空2字书写空2字书写空2字书写空2字书写版心左边线版心右边线各层次题序及标题不得置于页面的最后一行（孤行）。26参考文献正文中引用文献标示应置于所引内容最末句的右上角，用小五号字体。所引文献编号用阿拉伯数字置于方括号“”中，如“二次铣削1”。当提及的参考文献为文中直接说明时，其序号应该与正文排齐，如“由文献8，1014可知”。经济、管理类论文引用文献，若引用的是原话，要加引号，一般写在段中；若引的不是原文只是原意，文前只需用冒号或逗号，而不用引号。在参考文献之外，若有注释的话，建议采用夹注，即紧接文句，用圆括号标明。不得将引用文献标示置于各级标题处。19参考文献书写格式应符合GB77141987文后参考文献著录规则。常用参考文献编写项目和顺序应按文中引用先后次序规定如下著作图书文献序号作者书名（版次）出版地出版者，出版年引用部分起止页第一版应省略翻译图书文献序号作者书名（版次）译者出版地出版者，出版年引用部分起止页第一版应省略学术刊物文献序号作者文章名学术刊物名年，卷（期）引用部分起止页学术会议文献序号作者文章名编者名会议名称，会议地址，年份出版地，出版者，出版年引用部分起止页学位论文类参考文献序号研究生名学位论文题目出版地学校（或研究单位）及学位论文级别答辩年份引用部分起止页西文文献中第一个词和每个实词的第一个字母大写，余者小写；俄文文献名第一个词和专有名词的第一个字母大写，余者小写；日文文献中的汉字须用日文汉字，不得用中文汉字、简化汉字代替。文献中的外文字母一律用正体。作者为多人时，一般只列出前3名作者，不同作者姓名间用逗号相隔。外文姓名按国际惯例，将作者名的缩写置前，作者姓置后。学术会议若出版论文集者，可在会议名称后加上“论文集”字样。未出版论文集者省去“出版者”、“出版年”两项。会议地址与出版地相同者省略“出版地”。会议年份与出版年相同者省略“出版年”。学术刊物文献无卷号的可略去此项，直接写“年，（期）”。参考文献序号顶格书写，不加括号与标点，其后空一格写作者名。序号应按文献在论文中的被引用顺序编排。换行时与作者名第一个字对齐。若同一文献中有多处被引用，则要写出相应引用页码，各起止页码间空一格，排列按引用顺序，不按页码顺序。参考文献书写格式示例见附录1。27名词术语科技名词术语及设备、元件的名称，应采用国家标准或部颁标准中规定的术语或名称。标准中未规定的术语要采用行业通用术语或名称。全文名词术语必须统一。一些特殊名词或新名词应在适当位置加以说明或注解。文管类专业技术术语应为常见、常用的名词。采用英语缩写词时，除本行业广泛应用的通用缩写词外，文中第一次出现的缩写词应该用括号注明英文全文。28计量单位20物理量计量单位及符号一律采用中华人民共和国法定计量单位（GB310031021993，见附录2），不得使用非法定计量单位及符号。计量单位符号，除用人名命名的单位第一个字母用大写之外，一律用小写字母。非物理单位（如件、台、人、元、次等）可以采用汉字与单位符号混写的方式，如“万TKM”，“T/（人A）”等。文稿叙述中不定数字之后允许用中文计量单位符号，如“几千克至1000KG”。表达时刻时应采用中文计量单位，如“上午8点45分”，不能写成“8H45MIN”。计量单位符号一律用正体。29外文字母的正、斜体用法按照GB310031021986及GB71591987的规定使用，即物理量符号、物理常量、变量符号用斜体，计量单位等符号均用正体。210数字按国家语言文字工作委员会等七单位1987年发布的关于出版物上数字用法的规定，除习惯用中文数字表示的以外，一般均采用阿拉伯数字（参照附录3）。211公式原则上居中书写。若公式前有文字（如“解”、“假定”等），文字顶格书写，公式仍居中写。公式末不加标点。公式序号按章编排，如第1章第一个公式序号为“（11）”，附录2中的第一个公式为（1）等。文中引用公式时，一般用“见式（11）”或“由公式（11）”。公式中用斜线表示“除”的关系时，若分母部分为乘积应采用括号，以免含糊不清，如A/BCOSX。通常“乘”的关系在前，如ACOSX/B而不写（A/B）COSX。212插表表格不加左、右边线。表序一般按章编排，如第1章第一个插表的序号为“表11”等。表序与表名之间空一格，表名中不允许使用标点符号，表名后不加标点。表序与表名置于表上，居中排写（见附录4）。表头设计应简单明了，尽量不用斜线。表头中可采用化学符号或物理量符号。全表如用同一单位，将单位符号移到表头右上角，加圆括号（见附录4中的例2）。表中数据应正确无误，书写清楚。数字空缺的格内加“”字线（占2个数字宽度）。表内文字和数字上、下或左、右相同时，不允许用“”、“同上”之类的写法，可采用通栏处理方式（见附录4中的例2）。表内文字说明不加标点。文管类的插表在表下一般根据需要可增列补充材料、注解、附记、资料来源、某些指标的计算方法等。21表内文字说明，起行空一格，转行顶格，句末不加标点。表题用五号字，表内文字及表的说明文字均用五号字，中文用宋体。表格容量较大，必要时表格也可分为两段或多段（这只能发生在转页时），转页分段后的每一续表的表头都应重新排字，重排表头的续表上方右侧应注明（续表）字样。213插图插图应与文字紧密配合，文图相符，技术内容正确。2131制图标准插图应符合技术制图及相应专业制图的规定。机械工程图采用第一角投影法，应符合附录5所列有关标准的规定。电气图图形符号、文字符号等应符合附录6所列有关标准的规定。流程图符合国家标准。对无规定符号的图形应采用该行业的常用画法。2132图题及图中说明每个图均应有图题（由图号和图名组成）。图号按章编排，如第1章第一图的图号为“图11”等。图题置于图下。有图注或其他说明时应置于图题之上。图名在图号之后空一格排写。引用图应说明出处，在图题右上角加引用文献编号。图中若有分图时，分图号用A、B等置于分图之下。图中各部分说明应采用中文（引用的外文图除外）或数字项号，各项文字说明置于图题之上（有分图题者，置于分图题之上）。图题用五号字，图内文字及说明均用五号字，中文用宋体。2133插图编排插图与其图题为一个整体，不得拆开排写于两页。插图应编排在正文提及之后，插图处的该页空白不够排写该图整体时，则可将其后文字部分提前排写，将图移到次页最前面。2134坐标单位有数字标注的坐标图，除无单位者（如标示值）之外，必须注明坐标单位。2135论文中照片图及插图毕业论文中的照片图均应是原版照片粘贴（或数码像机图片），照片可为黑白或彩色，应主题突出、层次分明、清晰整洁、反差适中。照片采用光面相纸，不宜用布纹相纸。对金相显微组织照片必须注明放大倍数。毕业论文中的插图不得采用复印件。对于复杂的引用图，可采用数字化仪表输入计算机打印出来的图稿。214附录22理工类论文附录的序号采用“附录1”、“附录2”等，附录顺序为开题报告、文献综述、外文文献的中文译文及外文复印件等。文管类论文附录序号相应采用“附录一”、“附录二”等。3、论文排版要求31纸张要求及页面设置名称格式要求纸张B5（182257），幅面白色页面设置上下页边距25CM和2CM，左右页边距24CM和2CM，页眉、页脚分别为18CM和17CM，对称页边距、左侧装订并装订线为0CM、奇偶页不同、无网格页眉宋体字五号居中页码宋体字小五号居中32封面详见模版、B5纸单面打