北京交通大学电气工程学院数字电子技术第四章.ppt

1,增加一个控制端，控制触发器的状态随输入变化。,特征方程,一、基本RS(reset-set)锁存器,（三）同步RS触发器,2,二、主从触发器,由两个同步RS触发器级联而成。,从触发器,主触发器,主从RS触发器的翻转只发生在CP的下降沿。,特征方程,（一）主从RS触发器,3,1.组成,（二）主从计数触发器,2.逻辑功能,R=Qn,特征方程表明：每一个CP的下降沿都会使触发器的输出状态发生一次变化。触发器以一位二进制数方式记录CP时钟信号的个数，称其为计数触发器，也称为T触发器。,3.逻辑符号,二、主从触发器,4,4.应用,电路连接的特点：第一个触发器的CP1端作为计数脉冲CP输入端，Q1与第二个触发器的CP2端相连，依次有Qi与CPi+1相连，触发器的输出Q4Q3Q2Q1代表四位二进制数。,二、主从触发器,（二）主从计数触发器,5,每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四位二进制数，故称该电路为四位二进制计数器。CP信号频率每经过一个触发器频率减半，Q4输出信号的频率是输入脉冲的十六分之一，这种频率之间的关系称为“分频”。Q1是CP信号的二分频，Q4是CP信号的十六分频。,二、主从触发器,6,1.逻辑符号,（三）主从JK触发器,输入信号：J、K,时钟输入：CP,二、主从触发器,7,由两个同步RS触发器构成,CP=0：从触发器接受主触发器状态并动作,CP=1:主触发器接受激励信号并动作,时钟CP直接作用于主触发器，反相后作用于从触发器。,2.逻辑功能,（三）主从JK触发器,二、主从触发器,8,2.逻辑功能,（三）主从JK触发器,二、主从触发器,9,3.状态转换图和激励表,状态0,状态1,状态转换图,二、主从触发器,（三）主从JK触发器,10,4.主从JK触发器对激励信号的要求,CP=1期间,若J、K变化，触发器的状态与特征表不一致。,为了使主从触发器的逻辑功能符合特征表，要求J、K信号在时钟CP上升沿之前输入，且一直保持到下降沿到来之后。,二、主从触发器,（三）主从JK触发器,1,0,1,1,0,0,0,0,1,0,0,1,QA,11,1,0,1,0,1,1,1,0,1,0,1,0,0,1,二、主从触发器,（三）主从JK触发器,4.主从JK触发器对激励信号的要求,1,0,1,1,1,QA,12,（四）主从触发器,JK触发器的J、K端连接在一起构成T触发器。,2.逻辑符号,3.特征表,1.组成结构,二、主从触发器,13,4.状态转换图,5.特征方程,二、主从触发器,（四）主从触发器,14,主从触发器：CP=1,若J、K变化，触发器的状态与特征表不一致。,（一）维持阻塞D触发器,1.逻辑符号,输入信号：D,时钟输入：CP(上升沿触发),边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发信号的前后几个延迟时间内保持不变，便可以稳定地根据特征表工作。,具有较强的抗干扰能力，可靠性高。,对激励信号要求严格，抗干扰能力差。,三、边沿触发器,15,D1，CP上升沿：Qn+11,0,1,1,1,0,1,输出维持不变,D,2.逻辑功能,（一）维持阻塞D触发器,三、边沿触发器,输出维持不变,1,0,1,置1维持线,置0阻塞线,16,Qn+1=D,3.状态转换图,4.特征方程,三、边沿触发器,17,（二）边沿JK触发器,1.逻辑符号,输入信号：J、K,时钟输入：CP（下降沿触发）,只要在CP下降沿前一个门的延迟时间J、K信号保持不变，触发器就能稳定翻转。在CP变为0后，即使J、K变化，触发器的状态不受J、K变化的影响。,三、边沿触发器,18,1.移位寄存器,四个D触发器的时钟接在一起，作为移位脉冲。,置0端连在一起作为清零端，加入一个负脉冲，各触发器的状态全为0。,置1端接在一起，接高电平。,四、触发器的应用,19,数码1,1.移位寄存器,四、触发器的应用,20,2.由D触发器构成的四位二进制计数器,四、触发器的应用,21,3.触发器逻辑功能变换,（1）JK触发器改为D触发器,JK触发器特征方程：,D触发器特征方程：,比较得：,四、触发器的应用,22,（2）D触发器改为JK触发器,D触发器特征方程：,JK触发器特征方程：,比较得：,若用与非门实现，则：,3.触发器逻辑功能变换,四、触发器的应用,23,1.同步RS触发器,2.主从JK触发器,3.维持阻塞D触发器,逻辑功能与主从JK触发器相同，只是触发方式不同。,Qn+1=D,4.边沿JK触发器,本小节应重点掌握以下内容：触发器的基本概念；电平触发与边沿触发的概念；RS、JK、D触发器的符号及其逻辑功能；触发器的基本应用、逻辑功能之间的转换等。,触发器小结,24,