数字电路分析期末复习题

.,总复习：,第一章重点：,1.2几种简单的编码;,1.3算术运算;,1.5逻辑代数的基本定律和规则;,1.7逻辑函数式与真值表,1.6逻辑函数的标准形式;,1.8逻辑函数的化简,.,熟悉MOS管的导通原理;CMOS反相器、与非门等逻辑门电路的工作原理;输入噪声容限的定义;CMOS传输门和三态门;CMOS集成电路在使用中应注意的几个问题;解决CMOS驱动TTL门电路驱动电流不足的方法.,第二章重点:,第三章重点:,3.2组合逻辑电路的分析,3.3组合逻辑电路的设计,3.4组合逻辑电路中的冒险,第四章重点:,编码器、译码器/数据分配器、数据选择器、加法器和比较器.,.,第五章重点:,5.2锁存器;,5.3触发器;,5.6时序逻辑电路的分析和设计;,第六章重点:6.1计数器;,第八章重点:整章,6.2寄存器和移位寄存器,第九章重点:掌握如何确定A/D或D/A转换的分辨率等主要技术指标.,.,第一章,1.数制与数制转换,式中：ai为第i位的系数，同样n为数值的整数位的个数，m为小数位的个数。Di称为D进制数第i位的“权”。,1)不同进制的数均可按权展开成十进制数:,2)几种常用数制的相互转换方法,直接转换方法,3位二进制数刚好是八进制数的权,4位二进制数也刚好凑成十六进制数的权,因此二进制数转换成八或十六进制,.,基数连除、连乘法,数,可直接从低位到高位按3位或4位分组,最高位不够位数的以0补足,然后直接以组读数转换.,例如:将二进制数11011010011.10111转换成八进制数.,解:将二进制数11011010011.10111以3位分组为:,011011010011.101110,补零,补零,所以有:(11011010011.10111)2=(3323.56)8,例:将(173.8125)10化成二进制数.,将(173.8125)10分成整数部分和小数部分,并分别以连除和连乘法求相应的系数.,.,小数部分,整数部分为(173)10=(10101101)2;小数部分:(0.8125)10=(0.1101)2,最后：(173.8125)10=(10101101.1101)2,.,逻辑函数常用以下四种方法表示:,逻辑函数表达式、真值表、逻辑图和波形图.,逻辑电路的分析和设计,涉及逻辑函数表达方式之间的转换,和逻辑函数表达式的化简.,2.逻辑函数表达式的化简,以及逻辑函数表示法间的转换,解:,.,例2:一个四输入变量的逻辑函数,其真值表如下图所示,试用卡诺图法化简为与或表达式及与非-与非表达式.,.,解:,化简的逻辑函数与或表达式为:,化简的逻辑函数的与非-与非表达式为:,.,例3:化简以下逻辑函数:,F(A,B,C,D)=m(0,2,4,6,9,13)+d(1,3,5,7,11,15),解:,d(1,3,5,7,11,15)=0,.,例4:化简以下逻辑函数:,F(A,B,C,D)=m(3,4,5,6,9,10,12,13,14,15),解:,.,第三章,一、组合逻辑电路的分析步骤:,1)根据给定的逻辑图,写出电路输出端的逻辑函数表达式;,2)列出真值表;,3)根据真值表或化简变换后的逻辑表达式,确定电路功能.,例1:已知逻辑电路如下图所示,试分析该电路的逻辑功能.,解:,由逻辑电路写成输出端的逻辑函数表达式.按信号的流向,分别写出变量Z1、Z2、Z3和F的逻辑表达式:,.,变换逻辑函数,列出真值表.,先把F的逻辑函数式变换为最小项表达式,即:,.,由真值表(自己列出)可以看出,当ABC取值相同时,F=0;而当ABC取值不完全相同时,F=1,因此,此电路具有判断输入逻辑状态不一致的功能.,二、组合逻辑电路的设计步骤:,对实际问题进行逻辑抽象,即确定输入、输出变量,并定义变量状态的含义;,根据输入、输出的因果关系,列出真值表;,根据实际的要求和器件的资源情况,选用器件类型;,由真值表写出逻辑函数表达式;,简化或变换逻辑函数表达式,并根据逻辑函数表达式画出逻辑图.,.,不分章节复习,一、填空题:,1.十六进制到二进制的转换规则为：一位十六进制数用位二进制数表示；八进制到二进制的转换规则为：一位八进制数用位二进制数表示；,2.二进制数(10.101)2化成十进制数和十六进制数时,其数值分别为:(10.101)2=()10;(10.101)2=()16;,4,3,2.625,2.A,3.十五个“1”异或的结果是:；,1,4.组合逻辑函数有四种不同的表示法:、和波形图；,真值表,逻辑函数表达式,逻辑图,5.组合逻辑电路和时序逻辑电路的区别在于,组合逻辑电路没有功能,而时序逻辑电路则有功能;,记忆,记忆,.,6.n个变量的全体最小项之和恒为;任意两个最小项相与恒为;,1,0,7.组合逻辑电路的输出只与当时的状态有关,而与电路输入状态无关,它的基本单元电路为；,输入,原来的,逻辑门,8.半导体数码管按其内部发光二极管接法可分为:和两种；,共阴极,共阳极,9.组合逻辑电路中的冒险根据其产生的不同,可分为静态冒险和动态冒险两种,其中静态冒险又可分为冒险和冒险；,功能,逻辑,10.三态门可能输出的三种状态:、和;,高电平,低电平,高阻态,11.是时序逻辑电路最基本的部件;是最基本的算术运算部件;,RS锁存器,加法器,12.n个JK触发器构成的环形计数器,其有效计数状态数共有个;,n,13.时序逻辑电路在结构上包含和两部分;,组合电路,存储电路,.,14.全面描述一个时序电路的逻辑功能有三组方程,分别是、和;,状态方程,驱动方程,输出方程,15.时序电路的逻辑功能描述,常采用、和等方法；,逻辑方程,状态表,状态图,时序图,16.同步时序逻辑电路中,所有触发器状态的变化都是在操作下同时进行的;异步时序电路中,各触发器的时钟信号,因而触发器状态的变化并不都是同时发生的,且有先有后;,同一时钟,不同一个,17.消除时序逻辑电路冒险的方法主要有两种:用同步时序逻辑电路代替异步时序逻辑电路,。,延长信号的传输时间,18.若最简状态图中状态数为10,则所需的状态变量数至少应为。,4,19.移位寄存器既能数据,又能完成功能。,存放,移位,20.一个存储矩阵有64行、32列,则存储矩阵的存储容量为:个存储单元。,6432=2048=2k,.,21.RAM和ROM的主要区是:,。,断电后,RAM中存储的数据会丢失,而ROM则不会,22.施密特触发器具有电压传输特性,表征这一特性的回差电压定义为:VT=,其中,VT+为上触发电平或正阈值电压,VT-为下触发电平或负阈值电压。,滞回,VT+-VT-,23.多谐振荡器的特点是:。,没有稳态,只有两个暂稳态,24.七位D/A转换器的分辨率为%。,0.7874,25.(102)8=(1000010)2=(42)16。,26.施密特触发器的两个主要特点为:和。,两个稳态,具有滞回电压传输特性,27.单稳态触发电路的主要特点为:;在外界触发脉冲作用下,;经一段时间,。,一个稳态和一个暂稳态,能从稳态翻转到暂稳态,能从暂稳态返回稳态,.,28.一个完整的A/D转换过程,通常要经过和、和两个步骤。,取样,保持,量化,编码,29.消除组合逻辑电路中竞争冒险的方法有:加选通脉冲、和.,输出端并联电容,增加乘积项,30.555定时器组成的单稳态电路中,若触发脉冲宽度大于单稳态输出脉冲宽度持续时间,则应在触发端增加电路.,微分,31.电路的噪声容限越,其抗干扰能力越强。,大,.,二、选择题:,1.二进制数(1010111)2转化成等值的十六进制数时,其表示式为:,D,A.(17)16;B.(37)16;C.(47)16;D.(57)16。,2.以下各项中，不是消除组合逻辑电路中冒险的方法。,B,A.采用选通脉冲;B.加缓冲器;C.输出与地间接电容;D.增加多余项。,3.为提高多谐振荡器频率的稳定性,最有效的方法是。,A.提高电容和电阻的精度;B.提高电源的稳定度;,C.采用石英晶体振荡器;D.保持环境温度不变.,C,4.如状态SA和状态SB等价,它们必须。,A.有相同的次态;B.有相同的输出;,C.有相同的次态,并有相同的输出;D.有相同的次态但输出不同.,C,.,5.对于32个特定的信息,需要位二进制数进行编码。,A.3;B.4;C.5;D.8。,C,A.输出和电源;B.输出和地;C.输出和输入;D.输入和电源。,6.集电极开路门(OC门)在使用时,必须在之间接一个电阻。,A,7.半导体存储器按功能分为两大类,即。,A.ROM和EPROM;B.ROM和PROM;C.RAM和ROM;D.RAM和E2PROM,C,8.下图中,当A=1,B=1时,传输门的状态和输出分别为。,C,A.导通,输出0;B.导通,输出1;C.关闭,高阻态;D.关闭,输出0。,.,9.半导体存储器在断电的时候,其所保存的数据随之消失。,D,A.EPROM;B.ROM;C.PROM;D.RAM。,10.下列方法中的,不是描述时序电路逻辑功能的方法。,A,A.矢量图;B.状态表;C.状态图;D.时序图。,11.四个D触发器构成的环形计数器,其计数的长度为。,A,A.4位;B.8位;C.3位;D.16位。,12.下列逻辑功能器件中,是时序逻辑功能器件。,D,A.编码器;B.数据选择器;C.加法器;D.寄存器。,13.一个具有N路地址码的数据选择器的功能是。,C,A.N选1;B.2N选1;C.2N选1,D.(2N-1)选1.,.,14.对一串幅度不等的脉冲,要剔除幅度不够大的脉冲,并将其余脉冲的幅度调整到规定的幅度,可以采用。,C,A.不可重复触发单稳态触发器B.可重复触发单稳态触发器C.施密特触发器D.多谐振荡器,15.下面是消除时序逻辑电路冒险的方法。,A,A.延长信号传输时间;B.增加多余项;C.采用异步时序电路;D.加电容。,16.下列触发器中,对输入信号有约束条件的是。,B,A.主从JK触发器;B.主从RS触发器;C.边缘D触发器;D.T触发器,17.利用电路可将边沿变化缓慢的信号变换成矩形脉冲。,B,A.多谐振荡器;B.施密特触发器;C.可重复触发单稳态触发器;D.不可重复触发单稳态触发器。,.,18.用计数器产生000101序列,至少需要个触发器。,B,A.2;B.3;C.4;D.6。,19.为使采样输出信号不失真地代表输入模拟信号,采样频率fs和输入模拟信号的最高频率fImax的关系是。,D,A.fsfImax;B.fsfImax;C.fs2fImax;D.fs2fImax。,20.CMOS门电路的特点:静态功耗;动态功耗随着工作频率的提高而;输入电阻,噪声容限TTL门电路。,C,A.很大,增大,很大,低于;B.极低,减小,很大,高于;C.极低,增加,很大,高于;D.极低,增加,很大,等于。,21.555定时器构成的单稳态触发器输出脉宽tw为：。,B,A.0.7RC;B.1.1RC;C.RC;D.1.3RC.,.,22.如图1所示,555定时器构成多谐振荡器时,其振荡周期由电容的充电时间tw1和放电时间tw2构成,T=tw1+tw2,其中,tw1和tw2分别为:,A,A.0.7(R1+R2)C,0.7R2C;B.0.7R1C,0.7(R1+R2)C;C.0.7R1C,0.7R2C;D.1.1(R1+R2)C,1.1R2C。,23.1位8421BCD计数器至少需要个触发器.,A.3；B.4；C.5；D.10,B,.,24.下列电路中,不是时序逻辑电路。,D,A.触发器;B.计数器;C.移位寄存器;D.译码器。,25.多路数据分配器可以直接由来实现。,B,A.编码器;B.译码器;C.多路数据选择器;D.多位加法器。,26.用位二进制数可以表示任意2位十进制数。,A,A.7;B.8;C.9;D.10。,27.用两片比较器74HC85串联接成8位数值比较器时,低位片中的IAB、IAB和IA=B所接对应的电平应为。,D,A.110;B.100;C.111;D.001.,28.TTL与非门在电路的使用中,多余输入端的处理一般是。,C,A.悬空;B.通过一合适电阻接地;C.通过一合适电阻接电源。,.,三、简答题:,1.根据CMOS电路的结构特点,说明在CMOS门电路使用中的注意问题。,答:,1.注意输入电路的过流保护;,2.多余的输入端不应悬空;,3.注意电源电压极性不能接反,防止输出短路;,4.注意输入端的静电防护.,2.计数器的同步清零和异步清零有什么不同,同步置数和异步置数有何区别.,答:略。,.,3.试简要分析锁存器和触发器的区别。,答:锁存器和触发器均为时序电路的存储单元电路,都有0和1两种稳定状态,在外部信号作用时才可能发生改变.不同的是锁存器是一种对脉冲电平敏感的存储单元电路,而触发器则是一种对脉冲边沿敏感的存储电路.,4.单稳态电路可重复触发和不可重复触发各是什么含义？,答:不可重复触发,是指在暂稳态期间,若有新的触发脉冲输入,电路的输出脉宽不受其影响,仍由电路中的R、C确定.可重复触发,是指在暂稳态期间,若有新的触发脉冲输入,暂稳态将以最后一个脉冲触发沿为起点,再延长tw时间后,才返回稳态.,.,6.采用反馈复位法设计任意进制计数器的主要缺点是什么？反馈置数法获得任意进制计数器的原理是什么？,答:用反馈复位法获得的任意进制计数器存在两个问题:一是有一个极短暂的过渡状态SM;二是清零的可靠性较差.反馈置数法获得任意进制计数器的原理:利用给计数器重复置入某个数值来跳跃M-N个状态,从而获得M进制计数器.,5.分别简述消除组合逻辑电路中的功能冒险和逻辑冒险的方法.,答:消除功能冒险可用加选通脉冲,或在输出要求波形边沿要求不高的情况下,在输出端和地之间接一个几十到几百pF的滤波电容的方法;消除逻辑冒险可用修改逻辑设计来实现,即在最简输出逻辑表达式中增加多余项.,.,答:组合逻辑电路和时序逻辑电路都是数字逻辑电路,它们的不同之处是:时序电路在任何时刻的输出稳态值,不仅与该时刻的输入信号有关,而且与该时刻以前的输入信号也有关,即有记忆功能;而组合逻辑电路在任意时刻的输出稳定值,仅仅取决于该时刻电路的输入信号,即没有记忆功能.,7.简述组合逻辑电路和时序逻辑电路之间的异同。,8.用555定时器构成的单稳态触发电路中,对输入触发脉冲的宽度有无限制？当输入触发脉冲的宽度大于输出脉冲宽度时,在输入端应采取什么措施.,答:对输入触发脉冲的宽度有限制，当输入触发脉冲的宽度大于输出脉冲宽度时，在输入端应加上一个微分电路。,.,四、分析、设计和计算题:(举例),例1：CMOS或非门的电路结构见右图,试分析其工作原理.,解：,.,例2:CMOS与非门的电路结构见右图,试分析其工作原理.,解：,VAVB,VTN1VTP1VTN2VTP2,F,00,10,01,11,断,通,断,断,断,断,断,断,断,通,通,通,通,通,通,通,1,1,1,0,.,2)试用真值表证明下面的等式成立:,解：,.,例3:某工厂有A、B、C3台设备,其中,A和B的功率相等,C的功率是A的两倍.这些设备由X和Y2台发电机供电,发电机X的最大输出功率等于A的功率,发电机Y的最大输出功率是X的3倍.要求设计一个逻辑电路,能够根据各台设备的运转和停止状态,以最节省能源的方式启、停发电机.,解:,逻辑抽象.根据给定问题,设A、B、C3台设备的状态作为输入信号,电路的输出分别为X和Y.定义A、B、C为1时,表示相应的设备运转;为0时,则表示设备处于停止状态。X和Y为1时,表示相应的发电机启动,为0时,则表示发电机停止发电.,.,列真值表.根据设备功率和发电机输出功率可知,职业A或B运转时,只需要X发电;A、B、C同时运转时,需要X和Y同时发电;其它情况只需Y发电.由此列真值表如下.,画出X和Y的卡诺图.,.,由卡诺图化简可得:,Y=AB+C,根据以上X和Y的逻辑表达式,画出由门电路组成的逻辑图如下:,.,同步时序逻辑电路的分析,在同步电路的分析中,只要知道了在当前状态下各触发器的输入(即驱动信号),就能根据触发器的特性方程,求得电路的下一个状态,最终找到电路的状态转换规律.,因此,同步时序逻辑电路的分析步骤为:,(1)列出时序电路的输出方程和驱动方程(即该时序电路中组合电路部分的逻辑函数表达式);,(2)将上一步所得的驱动方程代入触发器的特性方程,导出电路的状态方程;,(3)根据状态方程和输出方程,列出状态表;,(4)根据状态表画出状态图或时序图;,(5)由状态表或状态图(或时序图)说明电路的逻辑功能.,.,例4:分析下列时序电路的逻辑功能.,1)输出方程:Z=XQ0Q1,解：,4)状态方程:,.,(3)根据状态方程和输出方程,列出状态表.,输出方程:Z=XQ0Q1,状态方程:,(4)根据状态表画出状态图.,(5)逻辑功能说明.,功能:1111序列检测器.,.,例5:试设计一个能产生序列信号为00011101的移位型序列信号发生器.,因为序列长度为8,考虑用3位移位寄存器,选用74194.仅使用74194的Q0、Q1和Q2。,解:,状态划分,0001110100011101,读数从右到左,.,画出状态表,.,求右移串行输入信号DSR,外围组合电路用四选一MUX实现,取Q1Q2为地址,则：,.,画电路图,.,状态划分;,例6:试设计一个能产生序列信号为10110的移位型序列信号发生器.,解:,因为序列信号的长度为5,所以考虑用三位移位寄存器.以三位移位寄存器实现模5的计数循环.,状态图,为什么这样划分？,结论:3位移位寄存器不能产生该序列信号.,.,对序列数按4位划分,则有:,求左移串行输入信号DSL（即求反馈函数F),.,画出逻辑电路图,.,施密特触发器:,特点:有两个稳定状态;具有滞回电压传输特性.,.,555定时器的逻辑功能,不管其它输入端如何,输出VO为低电平.,1)Vi12/3VCC,Vi21/3VCC,则VO=0,VTD导通.,2)Vi12/3VCC,Vi21/3VCC,则VO=1,VTD截止.,3)Vi11/3VCC,则VO=不变,VTD不变.,0,1,1,0,1,.,用555定时器构成施密特触发电路,.,.,单稳态触发器和多谐振荡器,单稳态触发电路特点:,1)电路有一个稳态,一个暂稳态.,2)没有外界触发信号时,电路处于稳态;在外界信号作用下,电路由稳态转换为暂稳态.,3)暂稳态维持一段时间后,自动返回到稳态.,多谐振荡器特点:,多谐振荡器没有稳态,有两个暂稳态.,.,单稳态电路及波形,多谐振荡电路及波形,.,555定时器构成单稳态触发器,输出脉冲宽度tw=1.1RC,.,555定时器构成多谐振荡器,多谐振荡器的输出波形,输出脉冲宽度T=tw1+tw2,其中,充电时间tw1=0.7(R1+R2)C,放电时间tw2=0.7R2C,.,例7:分析如图所示电路,确定它是多少进制的计数器.,解:电路采用整体反馈置数法,用两片74161组成174进制计数器.,.,例8:试分析下面的两个电路分别是多少进制的计数器？,解:a、b分别为反馈清零法和反馈置数法构成的二十四进制计数器.,.,例9:时序信号产生电路如右下图所示,CP为1kHz正方波.1)说明74161和非门组成电路的逻辑功能;2)对应CP输入波形,画出电路中VO1、VO2的电压波形;3)计算VO2的输出脉冲宽度tw;4)试问VO2的频率与CP的频率比是多少？5)如改变74161数据输入,使D3D2D1D0=1000,则VO2与CP的频率比又为多少？,(74161的功能表见表2，逻辑图见图4),.,表274161的功能表,图474161的逻辑图,.,解：,74161和非门组成电路的逻辑功能是构成一个4进制计数器.,VO1和VO2的波形下图所示.,VO2的输出脉冲宽度tw为：,VO2的频率与CP的频率比为：,如改变74161数据输入,使D3D2D1D0=1000,则VO2与CP的频率比为:,.,例10:下图为由555定时器构成的电子门铃电路.按下开关k后,门铃响,断开开关后门铃还会持续鸣响一段时间.,1)计算门铃的鸣响频率;2)电源电压VCC不变,要延长门铃的鸣响时间,可怎样改变电路中那个元件的参数？3)电路中的电容C2和C3各起什么作用？,解:,1)555定时器构成的是多谐振荡器,因此,其鸣响频率的表达式为:,2)门铃的鸣响时间由R3和C4的放电回路决定,增大R3可以延长放电时间,因此,要延长门铃的鸣响时间,可以增大R3.,3)电路中的电容C2起滤波作用,C3起隔直流、通交流的作用.,.,七、数模和模数转换,模拟量转换成数字量的过程称为模数转换,实现模数转换的电路称为ADC(AnalogtoDigitalConverter);,数字量转换成模拟量的过程称为数模转换,实现数模转换的电路称为DAC.,ADC和DAC在实际应用中最重要的技术指标有两个,分别是:精度和转换速度.,在进行模数转换时,假如要速度快,则选择逐次逼近型ADC;若要强调精度,则选择双积分型ADC.,无论ADC还是DAC都存在所谓分辨率和最小分辨电压的问题.,.,例11:写出7位D/A转换器的分辨率,若模拟电压满量程是15V,则其能够分辨的最小电压为多少？,解:,若模拟电压满量程为15V,则能分辨的最小电压为:,0.787%150.118(V),DAC的分辨率为:,ADC的分辨率为:,因此,可分辨的最小输出或输入电压为:,满量程输出(或输入)电压分辨率,.,D/A转换器的分辨率为：,例12:DAC通常用分辨率和转换误差来表述转换精度.写出8位D/A转换器的分辨率,若模拟电压满量程是10V,则其能够分辨的最小电压为多少？,其最小分辨电压为:100.39%=0