第2章 微 处 理 器.ppt

微机原理与接口技术,第2章微处理器,第2章微处理器,*2.18086/8088微处理器2.1.18086CPU的内部结构2.1.28086CPU寄存器组织2.1.38086CPU引脚功能2.1.48086/8088CPU的存储器组织和I/O组织2.1.5最小方式和最大方式下的基本配置2.1.68086CPU内部时序*2.280386微处理器2.2.180386CPU的内部结构,第2章微处理器,2.2.280386CPU的寄存器结构2.2.380386CPU的引脚功能2.2.480386的总线周期和内部时序2.2.580386系统的存储器结构和I/O结构*2.380486到Pentium微处理器2.3.1Intel804862.3.2Pentium2.3.3PentiumPro2.3.4PentiumMM2.3.5PentiumII2.3.6Pentium2.3.7PentiumIV,2.0微处理器的产生、发展及分类,1.微处理器的产生、发展将传统计算机的运算器和控制器集成在一块大规模集成电路芯片上作为中央处理部件，简称为微处理器（Microprocessor）。微型计算机是以微处理器为核心，再配上存储器、接口电路等芯片构成的。按照计算机CPU、字长和功能划分，经历了5代的演变。,集成度约为30005000晶体管/片，微处理器的主频1MHz。,1971年：Intel4004，是世界上第一片单片微处理器，4位微处理器，寻址空间为4096个半字节,指令系统包括45条指令。,1972年：Intel8008，是世界上第一片8位微处理器。8008采用了10m生产工艺，集成度为3500个晶体管，工作频率为200KHz。,第一代(1971年1973年)：4位和8位低档微处理器,第二代（1974年1978年）：8位中高档微处理器,集成度约为500010000晶体管/片，微处理器的主频5MHz。,1974年：Intel8080采用了6m生产工艺，集成度为6000个晶体管，主频为2MHz。,1975年4月，MITS公司推出了以8080为CPU的世界上第一台个人计算机Altair8800。值得一提的是Altair8800的BASIC语言解释器是BillGates编写的。,1976年：Intel8085Intel公司生产的最后一种8位通用微处理器，8085的工作频率提高到5MHz，指令系统的指令数上升到246条。,8085,1977年：Z80，Zilog公司，8位机，性能优于8080，8085。,第三代（1978年1980年）：16位微处理器,集成度约为几万晶体管/片，微处理器的主频10MHz。IntelX86系列第1代,1978年-8086：采用了3m工艺，集成了29,000个晶体管，工作频率为4.77MHz。它的寄存器和数据总线均为16位，地址总线为20位，从而使寻址空间达1MB。同时，CPU的内部结构也有很大的改进，采用了流水线结构，并设置了6字节的指令预取队列,1979年-8088：除了它的数据总线为8位以外，其余均与8086相同。8088采用8位数据总线是为了利用当时现有的8位设备控制芯片。由于8088内部支持16位运算，而与I/O之间传输为8位，故8088称为准16位微处理器。1981年8月，IBM公司推出以8088为CPU的世界上第一台16位微型计算机IBM5150PersonalComputer，即著名的IBMPC,第四代（1981年1992年）：32位微处理器,集成度约为十几万晶体管/片，微处理器的主频30MHz。IntelX86系列第2代,1982年-1984年-80286：采用1.5m工艺，集成了134,000个晶体管，工作频率为20MHz。80286的数据总线仍然为16位，但是地址总线增加到24位，使存储器寻址空间达到16MB。,80年代中期到90年代初，80286一直是微型计算机的主流CPU。在这一时期，还诞生了世界上最早的芯片组（chipsets）。,1985年IBM公司推出以80286为CPU的微型计算机IBMPC/AT，并制定了一个新的开放系统总线结构，这就是的工业标准结构（ISA）。该结构提供了一个16位、高性能的I/O扩展总线。,第四代（1981年1992年）：32位微处理器（续）,集成度约为几十万晶体管/片，微处理器的主频100MHz。IntelX86系列第3代,1985年-1988年80386：第一个实用的32位微处理器，采用了1.5m工艺，集成了275,000个晶体管，工作频率达到33MHz。80386的内部寄存器、数据总线和地址总线都是32位的。通过32位的地址总线，80386的可寻址空间达到4GB。这时由32位微处理器组成的微型计算机已经达到超级小型机的水平。,第四代（1981年1992年）：32位微处理器（续）,集成度约为一百多万晶体管/片，微处理器的主频达到100MHz。IntelX86系列第4代,1989年-1992年：80486采用1m工艺，集成了120万个晶体管，工作频率最高100MHz。80486微处理器由三个部件组成：一个80386体系结构的主处理器，一个与80387相兼容的数学协处理器和一个8KB容量的高速缓冲存储器。80486把80386的内部结构做了修改，大约有一半的指令在一个时钟周期内完成，而不是原来的两个，这样80486的处理速度一般比80386快2到3倍。,第五代（1993年）：全新高性能奔腾系列微处理器,集成度约为几百万晶体管/片，微处理器的主频100MHz。IntelX86系列第5代,1993年-1997年：Pentium处理器又分成三代：,第一代Pentium处理器（以P5代称，1993年）采用0.8m工艺技术，集成了310万个晶体管，工作频率为60MHz/66MHz。第二代Pentium处理器（以P54C代称，1994年）采用0.6m工艺，工作频率为90MHz/100MHz。第三代PentiumMMX（以P55C代称，1997年）增加了57条多媒体指令。,在体系结构上，Pentium在内核中采用了RISC技术，可以说它是CISC和RISC技术相结合的产物。,第五代（1993年）：全新高性能奔腾系列微处理器（续）,集成度约为几百万晶体管/片，微处理器的主频100MHz。IntelX86系列第6代,1996-今：P6-PentiumPro、PentiumII、PentiumIII：采用0.6m-0.18m工艺，集成度550万-950万晶体管，时钟频率166MHz-1GHz，采用二级高速缓存，2级超标量流水线结构，一个时钟周期可以执行3条指令。,第五代（1993年）：全新高性能奔腾系列微处理器（续）,集成度约为几百万晶体管/片，微处理器的主频1GHz。IntelX86系列第6.5代,2000-今：P67-PentiumIV(研发代号Willamette)介于P6与IA64之间全新的NetBurst体系结构，采用0.18m工艺，时钟频率1.4GHz2GHz，20段的超级流水线、高效的乱序执行功能、2倍速的ALU、新型的片上缓存、SSE2指令扩展集和400MHz的前端总线。,第五代（1993年）：全新高性能奔腾系列微处理器（续）,集成度约为几百万晶体管/片，微处理器的主频700MHz。IntelX86系列第7代,64位处理器P7(IA64体系结构)，Itanium（研发代号:Merced），2001年5月发布，采用0.18微米工艺制造，工作频率为733MHz/800MHz，Itanium处理器的内部/外部数据总线及地址总线都是64位。,摩尔定律,微处理器的集成度每隔18个月就会翻一番，芯片的性能也随之提高一倍。,GordonE.Moore，Intel公司的创始人之一,2.微型计算机的分类,按照CPU的字长来分类有4位、8位、16位、32位、64位微型计算机等。按照微处理器器件的工艺来分类可分成MOS工艺、双极型TTL工艺的微处理器。按照微型计算机的利用形态来分类有单片机、单板机、位片机、微机系统等。,2.18086/8088微处理器,2.1.18086CPU的内部结构8086CPU内部结构如图2.1所示。按功能可分为两大部分：总线接口单元BIUBusInterfaceUnit执行单元EUExecutionUnit,2.18086/8088微处理器,图2.18086CPU内部结构示意图,2.18086/8088微处理器,1.总线接口单元BIU8086CPU同存储器和I/O设备之间的接口部件，负责对全部引脚的操作。它提供了16位双向数据总线、20位地址总线和若干条控制总线。任务：负责从内存单元中预取指令，并将它们送到指令队列缓冲器暂存。CPU执行指令时，配合EU，从内存单元或者I/O端口中取数据传送给执行单元，或者把执行单元的处理结果传送到内存单元或I/O端口中。由20位地址加法器、4个段寄存器、16位指令指针IP、指令队列缓冲器和总线控制逻辑电路等组成。,2.18086/8088微处理器,1)地址加法器和段寄存器8086CPU的20条地址线，可直接寻址1MB存储器物理空间。但CPU内部寄存器均为16位的寄存器。那么，16位的寄存器如何实现20位地址寻址呢？它是由专门地址加法器将有关段寄存器内容(段的起始地址)左移4位后，与16位偏移地址相加，形成20位的物理地址,图2.220位地址加法器,逻辑地址程序中使用的地址,2.18086/8088微处理器,2)16位指令指针IP(InstructionPointer)指令指针IP用来存放下一条要执行指令在代码段中的偏移地址。它只有和CS相结合，才能形成指向指令存放单元的物理地址。PC=CS:IP3)指令队列缓冲器6字节、FIFO。其操作遵循下列原则：每当指令队列中存满一条指令后，EU就立即执行。每当BIU发现队列中空了两个字节时，都会自动进行预取指令操作，直到填满为止。每当EU执行一条转移、调用或返回指令后，则要清除指令队列缓冲器。,2.18086/8088微处理器,4)总线控制逻辑电路总线控制逻辑电路将8086CPU的内部总线和外部总线相连，是8086CPU与内存单元或I/O端口进行数据交换的必经之路。它包括16条数据总线、20条地址总线和若干条控制总线，CPU通过这些总线与外部取得联系，从而构成各种规模的8086微型计算机系统。,2.18086/8088微处理器,2.执行单元EU执行单元中包含1个16位的运算器ALU，8个16位的寄存器，1个16位标志寄存器FLAGS，一个数据暂存寄存器和执行单元的控制电路，也就是说它已经包含了微处理机的3个基本部件。这个单元进行所有指令的解释和执行，同时管理上述有关的寄存器。,2.18086/8088微处理器,1)算术逻辑运算单元(ALU)：16位的运算器，可用于8/16位二进制算术和逻辑运算。2)标志寄存器(FLAGS)：16位的寄存器，反映运算的状态特征和存放某些控制标志。3)数据暂存寄存器：协助ALU完成运算，暂存参加运算的数据。4)通用寄存器组：4个16位的数据寄存器AX、BX、CX、DX和4个16位指针与变址寄存器SP、BP与SI、DI。5)EU控制电路：它负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定的功能。,2.18086/8088微处理器,执行单元中的各部件通过一个16位的ALU总线连接在一起，在内部实现快速数据传输。内部总线与CPU外接的总线之间是隔离的，两个总线可以同时工作而互不干扰。EU对指令的执行从取指令操作码开始，从指令队列缓冲器中每次取一个字节，若指令队列为空，EU则等待BIU通过外部总线从存储器中取得指令并送到EU通过译码电路分析，发出相应控制命令，控制“ALU数据总线”中数据的流向。若是运算操作，操作数据经暂存寄存器送入ALU，运算结果经“ALU数据总线”送到相应寄存器，同时标志寄存器FLAGS根据运算结果改变状态。在指令执行过程中常会发生从存储器中读或写数据的事件，这时EU单元提供寻址用的16位有效地址，在BIU单元中形成20位的物理地址，送到外部总线进行寻址。,2.18086/8088微处理器,2.1.28086CPU寄存器组织8086微处理器内部共有14个16位寄存器：通用寄存器、地址指针和变址寄存器、段寄存器、指令指针和标志寄存器。,图2.38086CPU内部寄存器,2.18086/8088微处理器,1.通用寄存器又称为数据寄存器，既可作为16位数据寄存器使用，也可作为两个8位数据寄存器使用。用作16位时，称为AX、BX、CX、DX。用作8位时，AH、BH、CH、DH存放高字节，AL、BL、CL、DL存放低字节，且可独立寻址，4个16位寄存器就可当作8个8位寄存器来使用。通用寄存器的特殊用途：AX累加器，BX基址寄存器，CX计数寄存器，DX数据寄存器。,2.18086/8088微处理器,2.段寄存器8086CPU不能直接寻址1MB空间。分段寄存器：8086用一组段寄存器将这1MB存储空间分成若干个逻辑段，每个逻辑段长度64KB，用4个16位的段寄存器分别存放各个段的起始地址(又称段基址)。不管是指令还是数据的寻址，都只能在划定的64KB范围内进行。寻址时还必须给出一个相对于分段寄存器值所指定的起始地址的偏移值(也称为有效地址)，以确定段内的确切地址。段寄存器共有4个。CS代码段寄存器，SS堆栈段寄存器，DS数据段寄存器，ES附加段寄存器。,2.18086/8088微处理器,3.地址指针和变址寄存器要实现段内寻址，除了确定段地址外，还必须有相应的偏移量。偏移量有时在指令中直接给出，但更多的情况下是由指令指定某些寄存器的内容并经运算后得出。地址指针与变址寄存器：4个、16位。用来存放地址的偏移量(相对于段起始地址的距离)。区别：堆栈指针SP指出入栈(PUSH)和出栈(POP)操作的偏移地址。基址指针BP指出要处理的数据在堆栈段中的基地址。组合：SS:SP、SS:BP变址寄存器SI和DI用来存放当前数据段中某个单元的偏移量。源变址寄存器SI源操作数的偏移地址，目的变址寄存器DI处理后数据的偏移地址,2.18086/8088微处理器,4.指令指针和标志寄存器指令指针IP中存放的是BIU要取的下一条指令的偏移地址。具有自动加1功能，不可直接赋值。标志寄存器FLAGS：16位，8086共使用了9个有效位，其中6位是状态标志位，3位为控制标志位。,2.18086/8088微处理器,CF(CarryFlag)：进位标志位。当最高位产生进位(或借位)时，CF为1，否则为0。PF(PrityFlag)：奇偶标志位。当执行结果的低8位中含有偶数个1时，PF为1，否则为0。AF(AuxiliarycarryFlag)：辅助进位标志位。当运算使结果的低4位向高4位有进位(或借位)时，AF为1，否则为0。ZF(ZeroFlag)：零标志位。若当前的运算结果为零，ZF为1，否则为0。SF(SignFlag)：符号标志位。和运算结果的最高位相同。OF(OverflowFlag)：溢出标志位。当补码运算有溢出时，OF为1，否则为0。,2.18086/8088微处理器,DF(DirectionFlag)：方向标志位。指定字符串处理时的方向，当该位置“1”时，字符串以递减顺序处理，即地址以从高到低顺序递减；反之，则以递增顺序处理。IF(InterruptenableFlag)：中断允许标志位。控制8086是否允许接收外部中断请求。若IF=1，8086能响应外部中断，反之则不响应外部中断。TF(TrapFlag)：跟踪标志位。是为调试程序而设定的陷阱控制位。当该位置“1”时，8086CPU处于单步状态，此时CPU每执行完一条指令就自动产生一次内部中断。当该位复位后，CPU恢复正常工作。,2.18086/8088微处理器,2.1.38086CPU引脚功能40PIN，DIP封装形式，如图所示采用了分时复用的地址/数据总线两种工作模式：最小模式和最大模式最小模式：系统中只有一个8086CPU，8086CPU直接产生所有的总线控制信号最大模式：系统有两个以上微处理器，控制信号是通过8288总线控制器提供的在不同方式下工作时，部分引脚(第2431引脚)会具有不同的功能,图2.58086引脚,2.18086/8088微处理器,1.地址/数据复用总线AD0AD15双向、三态。输出低16位地址A0A15和输入/输出数据D0D15。在总线周期的T1用来输出要访问的存储器单元或I/O的低16位地址A0A15。而其他(T2T3)周期，作为数据线使用。2.地址/状态复用总线A19/S6A16/S3三态输出。在总线周期T1输出最高4位地址(A19A16)，与AD15AD0一起构成访问存储器的20位物理地址。当CPU访问I/O端口时，A19A16保持为“0”。在其他时钟周期，用来输出状态信息。其中：S6为0，用来指示8086CPU当前正与总线相连。S5指示中断允许标志位IF的当前设置。S4、S3的组合指示CPU当前正在使用哪个段寄存器，见表2.1。,2.18086/8088微处理器,表2.1S4、S3状态编码表,2.18086/8088微处理器,3.控制总线(1)BHE/S7(BusHighEnable/Status)：高8位数据总线允许/状态复用引脚。三态输出，低电平有效，在T1周期表示总线高8位AD15AD8上的数据有效。若BHE=1，表示仅在数据总线AD7AD0上传送数据。读/写存储器或I/O端口以及中断响应时，BHE用作选体信号，与最低位地址码A0配合，表示当前总线使用情况，见下表。,2.18086/8088微处理器,(2)RD(Read)：读信号，三态输出。当RD=0时，表示当前CPU正在对存储器或I/O端口进行读操作。RD=0与M/IO=1配合，表示读存储器操作；与M/IO=0配合，表示读I/O端口操作。(3)WR(Write)：写信号，三态输出。当WR=0时，表示当前CPU正在对存储器或I/O端口进行写操作。跟RD信号一样由M/IO信号区分对存储器或I/O端口的访问。(4)M/IO(Memory/InputOuput)：存储器或I/O端口选择控制信号，三态输出。M/IO=1，表示当前CPU正在访问存储器；M/IO=0，表示CPU当前正在访问I/O端口。,2.18086/8088微处理器,(5)READY：准备就绪信号，输入，高电平有效。READY=1时，表示CPU访问的存储器或I/O端口已准备好传送数据，马上可以进行读/写操作。否则CPU等待。(6)INTR(InterruptRequest)：可屏蔽中断请求信号，输入，电平触发，高电平有效。当INTR=1时，表示外设向CPU发出中断请求，CPU在每个指令周期的最后一个T状态去采样该信号，若INTR=1且IF=1时，则CPU就会在结束当前指令后去响应中断，转去执行中断服务程序。(7)INTA(InterruptAcknowledge)：中断响应信号，输出，低电平有效。表示CPU响应了外设发来的INTR信号。(8)NMI(NO-MaskableInterrupt)：不可屏蔽中断请求信号，输入，上升沿触发。,2.18086/8088微处理器,(9)TEST：测试信号，输入，低电平有效。用于多处理器系统中，实现8086CPU与协处理器间的同步协调功能。(10)RESET：复位信号，输入，高电平有效。RESET信号至少要保持4个时钟周期。CPU复位后，从FFFF0H单元开始读取指令。(11)ALE(AddressLatchEnable)：地址锁存允许信号，输出，高电平有效。在任何一个总线周期的T1时钟ALE端产生正脉冲，利用它的下降沿将地址信息锁存，达到地址信息与数据信息复用分时传送的目的。,2.18086/8088微处理器,(12)DT/R(DataTransmit/Receive)：数据发送/接收控制信号，三态输出。在最小模式系统中使用8286/8287作为数据总线收发器时，该信号用来控制8286/8287的数据传送方向。当其=1时，则进行数据发送，即完成写操作；当其=0时，则进行数据接收，即完成读操作。(13)DEN(DataENable)：数据允许信号，三态输出，低电平有效。在最小模式系统中，用作数据收发器8286/8287的选通控制信号。在DMA方式时，为悬空状态。,2.18086/8088微处理器,(14)HOLD(HoldRequest)：总线请求信号，输入，高电平有效。(15)HLDA(HoldAcknowledge)：总线请求响应信号，输出，高电平有效。HLDA输出高电平有效时，表示CPU已响应其他部件的总线请求，通知提出请求的设备可以使用总线。与此同时，CPU的有关引脚呈现高阻状态，从而让出系统总线，这种状态将一直延续到HOLD端的请求撤销，即输入电平降为低电平为止，CPU恢复对总线的控制权。,2.18086/8088微处理器,(16)MN/MX(Minimun/Maximun)：工作方式选择信号，输入。MN/MX=1，表示CPU工作在最小方式系统；MN/MX=0，表示CPU工作在最大方式系统。(17)CLK(Clock)：主时钟信号，输入。CLK时钟输入端为微处理器提供基本的定时脉冲，通常与8284时钟发生器的时钟输出端CLK相连。,2.18086/8088微处理器,4.最大模式下的有关引脚功能(1)S2、S1、S0(BusCycleStatus)：总线周期状态信号，三态输出。在最大方式系统中，它用来作为总线控制器8288的输入，经译码后产生如表所示的7个控制信号及状态线的组合情况。,2.18086/8088微处理器,(2)RQ/GT0、RQ/GT1：总线请求信号输入/总线请求允许信号输出，双向、低电平有效。(3)LOCK：总线封锁信号三态输出，低电平有效。有效时，表示CPU不允许其他总线控制器占用总线。(4)QS1、QS0(InstructionQueueStatus)：指令队列状态，输出。见右表。,2.18086/8088微处理器,5.电源线Vcc和地线GND8086只需单一的+5V电源，由Vcc端输入，GND是接地端。,2.18086/8088微处理器,2.1.48086/8088CPU的存储器组织和I/O组织1.存储组织及其寻址8086/8088CPU能寻址1MB的存储单元。在此存储空间中是以8位为1个字节顺序存放的。每一字节用惟一的1个地址码标识。地址码是1个不带符号的整数，其地址范围从0到220-1。但习惯使用十六进制表示，即00000H0FFFFFH。将存储器空间按字节地址号顺序排列的方式称“字节编址”。尽管存储器是按字节编址的，但在实际操作时，一个变量可以是字节、字、双字。,2.18086/8088微处理器,1)字节数据数据位数8位，对应的字节地址可以是偶地址(地址的最低位A0=0)，也可以是奇地址(A0=1)。2)字数据将连续存放的两个字节数据构成1个16位的字数据。规定字的高8位字节存放在高地址，低8位字节存放在低地址。同时规定将低字节的地址作为这个字的地址。通常，一个字数据总是位于偶数地址，即偶数地址对应低位字节，奇数地址对应高位字节，符合这种规则存放的字数据称为“规则字”。,2.18086/8088微处理器,3)双字数据占用4个字节，用以存连续的两个字。通常此类数据用于地址指针，指示一个当前可段外寻址的某段数据。以指针的高位字存放该数据所在段的基地址，而低位字存放该数据所在段内的偏移量。例，在00200H地址中存放一个双字数据，内容为44H、33H、22H、11H。若它表示某数的逻辑地址，即段基址:偏移量=1122H:3344H，则该数据实际的存放地址为11220H+3344H=14564H。双字数据是以字为单位的，因此，它的地址也符合字数据的规定，即以最低位字节地址作为它的地址。,2.18086/8088微处理器,如图所示为8086系统的存储器结构。1MB字节存储器分为两个库，每个库的容量都是512KB。其中和数据总线D15D8相连的库全部由奇地址单元组成，称为高位字节库或奇地址库，利用BHE信号作为此库的选择信号；另一个库和数据总线D7D0相连接，由偶地址单元组成，称为低位字节库或偶地址库，利用地址线A0作为此库的选择信号。A19A119个地址线用来作为两个库内的存储单元的寻址信号。,图2.68086系统存储器结构,2.18086/8088微处理器,2.存储器的分段结构和物理地址的形成8086CPU有20条地址线，能直接访问1MB(220)的存储空间，其物理地址范围是00000H0FFFFFH。1)存储器的段结构将1MB的存储空间分成若干个逻辑段，由4个段寄存器指示当前逻辑的基地址。逻辑段和段之间可以是连续的、分开的、部分重叠或完全重叠的。一个程序可使用一个逻辑段或多个逻辑段。,2.18086/8088微处理器,00000H,FFFFFH,存储器的分段，结合相对跳转/调用指令，使程序的浮动装配成为可能。,2.18086/8088微处理器,2)物理地址的形成物理地址：CPU和存储器交换数据时实际使用的地址。逻辑地址：程序中使用的地址。由两部分组成：段基值和偏移地址。前者是由段寄存器给出；后者是指存储单元所在的位置离段起始地址的偏移距离。当CPU寻址某个存储单元时，先将段寄存器的内容左移4位，然后加上16位偏移地址而形成20位物理地址。物理地址的形成由BIU单元地址加法器自动完成。,2.18086/8088微处理器,3.8086/8088的I/O组织8086/8088系统和外部设备之间的数据交换通过I/O接口电路完成。每个I/O接口都包含一个或几个端口。在微机系统中给每个端口分配一个地址，称为端口地址。8086/8088CPU利用地址总线的低16位作为对8位I/O端口的寻址线。两个编号相邻的8位端口可以组合成一个16位端口。8086CPU对I/O设备的读/写信号和存储器是共用的。通过M/IO信号来区分。,2.18086/8088微处理器,2.1.5最小方式和最大方式下的基本配置1)最小方式(MN/MX接+5V),在最小方式下，总线控制信号DT/R、DEN、ALE、M/IO以及读/写控制信号WR、RD，中断响应信号INTA都由CPU直接产生。其他总线主控者(如8237DMA控制器)可通过HOLD线向CPU请求使用系统总线。8284A为CPU提供的时钟信号和经过同步的就绪信号READY和系统复位信号RESET。,2.18086/8088微处理器,2)最大方式(MN/MX接GND),最大方式与最小方式系统的主要区别是需要增加用于转换总线控制信号的总线控制器8288。最小方式下的HOLD和HLDA引脚在最大方式下成为RQ/GT0和RQ/GT1信号。图中8282的输出允许端OE接地，8288的AEN引脚也接地，系统为单一的主控器(只有一个主CPU)。如果系统中有两个以上