MOS晶体管基础PPT课件VIP

MOS晶体管,一.MOS晶体管,.,2,MOS晶体管,本节课主要内容,器件结构电流电压特性电流方程沟道长、短沟道效应、衬底偏压效应,.,3,MOSFET,MOS晶体管,.,4,MOS晶体管的动作,MOS晶体管实质上是一种使电流时而流过，时而切断的开关,n+,n+,p型硅基板,栅极（金属）,绝缘层（SiO2）,半导体基板,漏极,源极,N沟MOS晶体管的基本结构,MOSFET的基本结构,.,5,VG=3.3VVS=0VD=0,栅极电压为3.3V时，表面的电位下降，形成了连接源漏的通路。,3.3V,MOSFET的工作原理2,.,6,VG=3.3VVS=0VD=3.3V,更进一步，在漏极加上3.3V的电压，漏极的电位下降，从源极有电子流向漏极，形成电流。（电流是由漏极流向源极）,MOSFET的工作原理3,.,7,VG=0VVS=0VVD=3.3V,漏极保持3.3V的电压，而将栅极电压恢复到0V，这时表面的电位提高，源漏间的通路被切断。,MOSFET的工作原理4,.,8,ID,(0VDVG-VTH),(0VG-VTH1mm),MOS晶体管,.,12,MOS管的电流解析方程（L1mm),工艺参数,与（VGS-VTH)的平方成正比,MOS晶体管,.,13,nMOS晶体管的I-V特性,NMOS晶体管的I/V特性-2,.,14,阈值电压的定义,饱和区外插VTH在晶体管的漏源极加上接近电源VDD的电压，画出VGS-IDS的关系曲线，找出该曲线的最大斜率，此斜率与X轴的交点定义为阈值电压。以漏电流为依据定义VTH在晶体管的漏源极加上接近电源VDD的电压，画出VGS-Log(IDS)的关系曲线，从该曲线中找出电流为1微安时所对应的VGS定义为阈值电压。,MOS晶体管,.,15,MOS管短沟道效应,IDSW/L,L要尽可能小短沟道效应由器件的沟道长决定沟道变短时，漏极能带的影响变大，电流更易流过沟道，使得阈值电压降低,MOS晶体管,.,16,衬底偏压效应,通常衬底偏压VBS=0,即NMOS的衬底接地，PMOS衬底接电源。衬底偏压VSB0时，阈值电压增大。,如果源极是浮动的，由于衬底效应，阈值电压就会增大。,MOS晶体管,.,17,与栅源电压的平方成正比,微小MOS晶体管的静态特性(沟道长小于1mm),微小MOS晶体管,长沟道MOS晶体管,平方成正比,1至1.4次方成正比,1至1.4次方成正比,短沟道MOS晶体管,.,18,载流子的饱和速度引起的EarlySatutation,微小MOS晶体管,散乱引起速度饱和沟道长小于1微米时，NMOS饱和NMOS和PMOS的饱和速度基本相同PMOS不显著,饱和早期开始,.,19,短沟道MOS晶体管电流解析式,微小MOS晶体管,.,20,微小MOS晶体管的静态特性(沟道长小于1mm),微小MOS晶体管,NMOS当VDSAT=1V,速度饱和,PMOS电流是NMOS的一半没有速度饱和,.,21,MOSFET的寄生效应,MOS寄生元素,.,22,.,23,MOSFET栅极电容,MOS寄生元素,典型参数：COX=6fF/mm2,CO=0.3fF/mm2(0.25mm工艺；NMOS,PMOS共通）,.,24,有关栅极电容的知识,MOS寄生元素,阈值电压附近，栅极电容变动较大栅极电容从衬底向源漏极转变电容值减小到一半。因此，电路中如果要利用栅极电容，设计时需应使电路避开在阈值电压附近的工作。晶体管饱和时栅极电容的对象主要为源极电容值减小到2/3程度由上可知，在饱和区，栅漏电容主要由CGDO决定，其值大约为栅极电容的20%左右。,.,25,MOS晶体管的扩散电容,MOS寄生元素,.,26,N沟道MOSFET,源极：载流子（电子）的供给源漏极：载流子（电子）的排出口,VDD:0.25mm的管子为2.5V0.18mm的管子为1.8V,导通,截至,阈值电压:VTH0.2VDD(e.g.0.4V),0V,.,27,P