数模模数转换.pptx_第1页
数模模数转换.pptx_第2页
数模模数转换.pptx_第3页
数模模数转换.pptx_第4页
数模模数转换.pptx_第5页
已阅读5页,还剩69页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

微机第二组的分工:,介绍AD的基本原理、参数指标、分类1人介绍DA的基本原理、参数指标、分类1人介绍主流的AD/DA的结构、特性以及使用方法2人介绍设计电路时AD/DA的注意事项)2人,第一章AD的分类、参数指标、基本原理,什么是ADC?,“ADC”Analog-to-DigitalConverter的缩写,模拟/数字转换器。真实世界的模拟信号,例如温度、压力、声音或者图像等,需要转换成更容易储存、处理和发射的数字形式。用最简单的话讲,ADC是用来捕获大量未知的信号,并把它转换成已知的描述,分类,根据A/D转换器的原理可分成两大类。一类是直接型A/D转换器,将输入的电压信号直接转换成数字代码,不经过中间任何变量;另一类是间接型A/D转换器,将输入的电压转变成某种中间变量(时间、频率、脉冲宽度等),然后再将这个中间量变成数字代码输出。,也就是大概可以分类为电容阵列逐次比较型、逐次逼近型、并行比较型/串并行型、积分型、压频变换型及-调制型。,电荷再分配型,工作原理:电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式,也可称为电容阵列逐次比较型优点:用电容阵列取代电阻阵列,可以用低廉成本制成高精度单片AD转换器。(因为一般的电阻阵列DA转换器中多数电阻的值必须一致,在单芯片上生成高精度的电阻并不容易)最近的逐次比较型AD转换器大多为电容阵列式的。,逐次逼近性(如TLC0831),工作原理:逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成,从MSB(最高有效位)开始,顺序地对每一位将输入电压与内置DA转换器输出进行比较,经n次比较而输出数字值。其电路规模属于中等。优点:是速度较高、功耗低,尺寸小在低分辩率(12位)时价格很高。常用于采样频率低于5MSPS的中高分辨率的数据采集系统中;在电池供电的仪器仪表、笔输入量化器、工业控制和数据采集中具有广泛应用。,并行比较型/串并行比较型(如TLC5510),工作原理:(1)并行比较型AD采用多个比较器,仅作一次比较而实行转换,又称FLash(快速)型。(2)串并行比较型AD结构上介于并行型和逐次比较型之间,最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成,用两次比较实行转换,所以称为Halfflash(半快速)型。优点:并行比较型AD由于转换速率极高,n位的转换需要2n-1个比较器,因此电路规模也极大,价格也高,只适用于视频AD转换器等速度特别高的领域。,积分型ADC(如TLC7135),工作原理:将输入电压转化成时间或频率,然后由定时器/计数器获得数字值。优点:用简单电路就能获得高分辨率缺点:由于转换精度依赖积分时间,因此转化速率极低。初期的单片ADC大多采用积分型,现在逐次比较性已成为主流。,压频变换型(如AD650),工作原理:压频变换型是通过间接转换方式实现模数转换的。首先将输入的模拟信号转换成频率,然后用计数器将频率转换成数字量。优点:分辩率高、功耗低、价格低。由良好的精度和线性,而且电路简单,对环境适应能力强,价格低廉。缺点:需要外部计数电路共同完成AD转换。适用于非快速的远距离信号的A/D转换过程。常用的有LM311、AD650等。,-调制型ADC(如AD7705)(过采样变换器),工作原理:-型ADC由差分放大器积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型,将输入电压转换成时间(脉冲宽度)信号,用数字滤波器处理后得到数字值。以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化优点:这种转换器的转换精度极高,达到16到24位的转换精度,价格低廉,电路的数字部分基本上容易单片化,因此容易做到高分辨率。缺点是转换速度比较慢,比较适合用于对检测精度要求很高但对速度要求不是太高的检验设备。主要用于工业过程控制、分析与测试仪器、医疗成像和采集、通信、音频设备等场合。常用的有AD7705、AD7714等。,双积分型ADC转换器,通常它是由带有切换输入的模拟积分器、比较器和计数器等组成这类转化器实际上是一种V/T(电压/时间)的转换,它的一次转换基本原理可以分为采样和比较两个阶段。,逐次逼近性(如TLC0831),VREF是基准电压10000VDAC=VREF/2如果VinVDAC,比较器输出逻辑高电平“1”;相反比较器输出逻辑低电平“0”SAR控制逻辑移至下一位,并将该位置“1”一直到最低位,并行比较型AD转换器内部结构,电阻分压器、电压比较器、寄存器及编码器8个电阻将参考电压分成8个等级其中7个等级的电压分别作为7个比较器C1-C7的参考电压VREF/15、3VREF/15、.13VREF/15输入电压V1比较器的输出状态由D触发器存储,经优先编码器编码,得到数字量输出。优先编码器优先级别最高是I7最低是I1,例如,0V1VREF/15时,C7C1的输出状态都为0当3VREF/15V15VREF/15时,比较器C6和C7的输出C06=C07=1,设V1变化范围是0VREF,输出3位数字量为D2D1D0,3位并行比较型A/D转换器的输入、输出关系如表3所示,ADC主要指标,分辨率(Resolution)转换速率(ConversionRate)量化误差(QuantizingError)信噪比(SNR)信噪失真比(SINAD)总谐波失真(THD),输入动态范围偏移误差(OffsetError)满刻度误差(FullScaleError)线性度(Linearity)相对精度(RelativeAccuracy)绝对精度(AbsoluteAccuracy)微分非线性单调性和无错码,积分非线性,ADC转换器的主要指标,分辨率(Resolution)指输出数字量变化一个最低有效位(LSB)所需的输入模拟电压的变化量。转换速率(ConversionRate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。量化误差(QuantizingError)由于AD的有限分辩率而引起的误差,即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD(理想AD)的转移特性曲线(直线)之间的最大偏差。,ADC转换器的主要指标,信噪比(SNR)信噪比是指A/D变换器输出端的信号与噪声之比信噪失真比(SINAD)A/D变换器满量程单频理想正弦波输入信号的有效值与A/D变换器输出信号的奈奎斯特带宽内的全部其他频率分量(包括谐波分量,但不包括直流分量)的总有效值之比总谐波失真(THD)A/D变换器输出信号中包括的全部谐波分量的总有效值与满刻度输出信号有效值之比,基本原理,将连续信号离散信号四个步骤:采样、保持、量化、编码。一般前两个步骤在采样保持电路中一次性完成后两个步骤在量化编码电路中一次性完成。图1模拟量到数字量的转换过程,采样-保持电路,图8-15采样-保持原理图,t0时刻S闭合,CH被迅速充电,电路处于采样阶段。t1时刻采样阶段结束,S断开,电路处于保持阶段由图b可见,原来在时间上连续的的信号,经采样后变成在时间上离散的采样信号。为了保证能从采样信号中还原被采样的原信号,要满足奈奎斯特定理。,采样定理,奈奎斯特定律。,简单地说,奈奎斯特定律要求采样频率至少是信号带宽的两倍,否则与信号有关的信息就会丢失。如果采样频率不到模拟信号带宽的两倍,混叠的现象就会出现。,量化和编码,量化:将采样保持电路的输出电压归化为量化单位的整数倍的过程叫做量化。编码:用二进制代码来表示各个量化电平的过程,叫做编码。,(a)所示方法,最大量化误差位1/8V(b)所示方法,最大量化误差1/15V,具有较小的量化误差。故通常采用(b)中方法。,第二章DAC的分类、参数指标、基本原理,D/A转换器将输入的数字量转换为模拟量输出,数字量是由若干数位构成的,就是把每一位上的代码按照权值转换为对应的模拟量,再把各位所对应的模拟量相加,所得到各位模拟量的和便是数字量所对应的模拟量。,基本原理,D/A转换器输入数字量与输出电压的对应关系,参数指标,2.1转换精度,D/A转换器的转换精度通常用分辨率和转换误差来描述。,分辨率用于表征D/A转换器对输入微小量变化的敏感程度。其定义为D/A转换器模拟量输出电压可能被分离的等级数。输入数字量位数愈多,输出电压可分离的等级愈多,即分辨率愈高。,转换误差,比例系数误差,失调误差,非线性误差,由于D/A转换器中各元件参数存在误差,基准电压不够稳定和运算放大器的零漂等各种因素的影响,v0=vREF24RfRi=03Di2i,误差电压v0=vREF24RfRi=03Di2i,倒T型电阻网络D/A转换器,3位D/A转换器的失调误差,使输出电压的偏移特性曲线发生平移,参数指标,2.2转换速度,建立时间指输入数字量变化时,输出电压变化到相应稳定电压值所需要时间。,转换速率用大信号工作状态下(输入信号由全1到全0或由全0到全1),模拟电压的变化率表示。,分类,3.1电压输出型:电压输出型D/A转换器虽有直接从电阻阵列输出电压的,但一般采用内置输出放大器以低阻抗输出。,3.2电流输出型:电流输出型D/A转换器直接输出电流,但应用中通常外接电流-电压转换电路得到电压输出。,3.3乘算型:D/A转换器中有使用恒定基准电压的,也有在基准电压输入上加交流信号的,后者由于能得到数字输入和基准电压输入相乘的结果而输出,第三章主流A/D模数转换器概要,AD转换器,AD0809TLC7135TLC5510,3.2主流AD的结构和特性,3.2.1.1ADC0809简介,ADC0809是CMOS单片型逐次逼近式A/D转换器,内部结构如图所示,它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型A/D转换器、逐次逼近寄存器、逻辑控制和定时电路组成。,A/D转换器的功能是将模拟量电信号转换成数字量。,1.A/D转换器的主要参数:,1)分辨率:是指A/D转换器可转换成二进制数的位数。2)转换时间:指从输入启动转换信号开始到转换结束,得到稳定的数字输出量为止的时间。,2.A/D转换器的主要特性:,8位逐次逼近型A/D转换器,所有引脚的逻辑电平与TTL兼容;,带有锁存功能的8路模拟量转换开关,可对8路05V模拟量进行分时转换;,输出具有三态锁存/缓冲功能;,分辨率:8位,转换时间:100us;,不可调误差:1LSB,功耗低:15mW;,工作电压:+5V,参考电压标准值+5V;,片内无时钟,一般需外加640KHz以下且不低于100KHz的时钟信号。,3.内部结构:有模拟多路转换开关和A/D转换两大部分。模拟多路转换开关由8路模拟开关和3位地址锁存与译码器组成,地址锁存允许信号ALE将三位地址信号ADDC、ADDB和ADDA进行锁存,然后由译码电路选通其中一路摸信号加到A/D转换部分进行转换。A/D转换部分包括比较器、逐次逼近寄存器SAR、256R电阻网络、树状电子开关、控制与时序电路等,另外具有三态输出锁存缓冲器,其输出数据线可直接连CPU的DB。,引脚功能:D7D0:8位数据输出线;IN7IN0:8路模拟信号输入;ADDC、ADDB、ADDA:8路模拟信号输入通道的地址选择线;ALE:地址锁存允许,其正跳变锁存地址选择线状态,经译码选通对应的模拟输入信号;START:启动信号,上升沿使片内所有寄存器清零,下降沿启动A/D转换;EOC:转换结束,转换开始后,此引脚变为低电平,转换一结束,此引脚变为高电平;OE:输出允许,此引脚为高电平有效,当有效时,芯片内部三态数据输出锁存缓冲器被打开,转换结果送到D7D0;CLOCK:时钟,最高可达1280KHz,由外部提供;REF(+)、REF(-):参考电压正极、负极,通常REF(+)接Vcc,REF(-)接GND;Vcc:电源,+5V,GND:地线。模拟输入与数字量输出的关系为N(VIN-VREF(-)256/(VREF(+)-VREF(-),当VREF(+)+5V,VREF(-)0V,若输入模拟电压为2.5V,则转换后的数字量N128,即10000000B。,工作过程,首先输入3位地址,并使ALE=1,将地址存入地址锁存器中。此地址经译码选通8路模拟输入之一到比较器。START上升沿将逐次逼近寄存器复位。下降沿启动A/D转换,之后EOC输出信号变低,指示转换正在进行。直到A/D转换完成,EOC变为高电平,指示A/D转换结束,结果数据已存入锁存器,这个信号可用作中断申请。当OE输入高电平时,输出三态门打开,转换结果的数字量输出到数据总线上。,ADC0809的多路转换例:当ADDC、ADDB、ADDA三个管脚接成“100”状态,ALE有效时,ADC0809将IN4管脚上的模拟输入信号进行转换。若三位地址输入信号接CPU的数据线D2D0,其状态由CPU提供,则可分时对8路不同的测量或控制电路进行A/D转换。,第四章主流D/A数模转换器概要,电压输出型,其他类型,TLC5620,STw5211音频数模转换器(DAC)MAX5661专为工业系统而设计,具有多种功能,可简化可编程逻辑控制器(PLC)模块的设计。MAX19693该款DAC专为高频、宽带信号在第一奈奎斯特区间的直接数字合成而优化。,电流输出型,DAC0832LTC2753-16MAX1048BETXMAX1020BETX,DAC0832,分辨率为8位电流稳定时间1us可单缓冲、双缓冲或直接数字输入只需在满量程下调整其线性度单一电源供电(+5V+15V)低功耗,20mW,工作方式,单缓冲方式单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料,或者只用输入寄存器而把DAC寄存器接成直通方式。此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。双缓冲方式双缓冲方式是先使输入寄存器接收资料,再控制输入寄存器的输出资料到DAC寄存器,即分两次锁存输入资料。此方式适用于多个D/A转换同步输出的情节。直通方式直通方式是资料不经两级锁存器锁存,即CS*,XFER*,WR1*,WR2*均接地,ILE接高电平。此方式适用于连续反馈控制线路和不带微机的控制系统,不过在使用时,必须通过另加I/O接口与CPU连接,以匹配CPU与D/A转换。,ILE接+5V,片选信号CS和传送信号都连到地址线A0,这样输入寄存器和DAC寄存器将同时选中。写选通线和都和8031的写信号相连,CPU对0832执行一次写操作,则把一个数据直接写入DAC寄存器。0832的输出模拟信号随之对应变化。D/A转换器的基准电压由稳压管提供,如果要求更高,可以使用一些高精度的稳压源(如TL431)来提供。,单缓冲方式,二级缓冲器连接方式单级缓冲器连接方式直通连接方式,输入方式,第五章ADC电路的五个设计步骤,1.了解系统和设计要求2.确定ADC的输入阻抗3.确定ADC的基本性能4.选择变压器及与负载匹配的无源元件5.对设计进行基准测试,一、了解系统和设计要求,AD转换器的选型,主要因素,系统精度分辨率模拟信号的特性转化器的工作速度(转换速度)外界工作条件是否需要跟踪保持电路A/D转换器的输出状态,2.次要因素,系统有多个通道吗基准源是外部的还是内部的驱动放大器的要求是什么数据输出格式的要求是什么时序条件是什么,二、确定ADC的输入阻抗,输入阻抗是设计或负载的额定特征阻抗。在某些情况下,可能会呈现不同的设计。,使用变压器时,输入阻抗负载指原边的整个变压器耦合网络,包括转换器。使用放大器时,阻抗负载仅指放大器的输入端。放大器输出与转换器输入之间的匹配以其它方式完成,通常包括抗混叠滤波器(AAF)。,ADC的内部输入阻抗可以被看作一个电阻和一个电容的并联结构。,AD9246的输入阻抗是时变的,随模拟输入的频率而改变。参考AD9246的产品数据表,三、确定ADC的基本性能,以便在设法优化所有设计参数之前,更好地理解ADC是如何工作的。为建立这个基准,采用处于缺省状态下的评估板。,四、选择变压器及与负载匹配的无源元件,变压器和R、L的元件值都必须与负载相匹配,并构建一个能使ADC和次级变压器之间的总体性能达到期望值的新的AAF,理想状态下,信号增益等于变压器的匝数比。变压器可以简单地看作是具有标称增益的宽频带通带滤波器。因此,变压器中的增益越大,则带宽越低,增益平坦度特性的设计也越困难。变压器的电压增益可能变化很大,当不需要增益时,纹波和滚降会更显著。打算使用1:4、1:8和1:16阻抗比的变压器来改善或优化信号链最后一级的噪声系数,则应考虑周详,并在实验室中进行验证。,就变压器或巴伦而言,幅度和相位不平衡是最关键的性能特征。它们衡量各单端信号与理想值的偏差,幅度相等,相位相差180度。一般而言,偏差越大,则性能下降幅度越大。随着频率增加,变压器的非线性也同时增长,通常以相位不平衡为主,转化为转换器的偶次失真(主要是二次谐波失真),1.使用两个变压器(某些情况下可以使用三个),帮助在高频率下更充分地将单端信号转换为差分信号。2.使用其它变压器,双变压器拓扑结构,使用多个变压器时,最后需要注意的一点是,布局起着重要作用。为在高频下保持最佳性能,附加变压器的布局应尽可能对称。否则,使用多个变压器的前端设计可能毫无用处。,双巴伦对称布局(上)与非对称布局(下),第六章ADDA外围电路设计,ADC/DAC的型号多样化性能各有局限性适应现场需要满足后继电路的要求,1.模拟量采集电路的基本结构,2.ADC的外围电路设计,3.DAC外围电路设计,4.电源与接地的设计,5.信号隔离的设计,模拟量采集电路的基本结构,1.滤波,有源滤波,无源滤波,2.解调电路,二极管检波电路,3.前置放大器电路的设计,部分ADC本身带有放大电路外,多数ADC都不具备此结构,一般模数转换系统的模拟输入信号是比较小,具有阻抗变化的作用、抑制共模信号,前置放大器一般选用集成运算放大器、仪表放大器或隔离放大器等。,4.二阶有源滤波,需要在ADC输入管脚前面放置电容来吸收ADC内采样保持电路的开关干扰。,需要在放大器输出端放置电阻或电感来隔离这个容性负载,从而确保放大器的输出稳定。,设计二阶滤波的目的是获得更好的滤波特性和截至频率。,5.抗混叠电路设计,混叠,抽样时频率不够高,抽样出来的点既代表了信号中的低频信号的样本值,也同时代表高频信号样本值,在信号重建的时候,高频信号被低频信号代替,两种波形完全重叠在一起,形成严重失真。,6.限幅电路设计,二极管双向限幅

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论