汉明码课程设计

文摘本文主要介绍了利用ALTERA Quartus II软件对(7，4)汉明码进行编解码的设计。该设计分为三个模块：M序列生成和分组模块、编码模块和解码模块，实现M序列的分组输出。在QuartusII编辑环境下，程序采用VHDL文本输入法编程。正确编译后，进行波形仿真和调试，验证设计的正确性。关键词：汉明码，编码，解码，VHDL【摘要】提出了一种基于VHDL语言的汉明编码器和汉明解码器的设计方法。介绍了汉明码编码器和汉明码解码器的原理以及基于VHDL的源程序，并通过QuartusII进行了仿真和校验。整个设计共分为三个模块：m序列生成和数据包模块，编码模块，解码模块。关键字：汉明，编码器，编码器，解码器，VHDL目录第一章问题建议和方案论证31.1提出问题31.2方案论证31 . 2 . 1 Quartus ii和VHDL 3简介1.2.2软件设计方案介绍6第二章设计方案8的实施2.1 m序列模块82.1.1 m序列介绍82.1.2 m序列模块设计流程92.2 (7，4)汉明码知识介绍102.2.1基本概念2.2.2监控矩阵112.2.3生成矩阵122.2.4伴随公式(校正器)S122.3汉明码编码模块132.3.1汉明码编码原则132.3.2汉明码编程过程142.4汉明码解码模块152.4.1汉明码解码原理152.4.2汉明码解码程序设计流程16第3章软件调试和遇到的问题193.1软件调试模拟波形图193.2软件调试中遇到的问题20第4章总结经验22附录：23参考文献30第一章：问题建议和方案论证1.1提问在上学期的通信原理课程中，我们学习了线性码的基本理论知识。通过学习，我们知道线性码是根据一组线性方程形成的。汉明码也是一种高效纠正错位码的线性分组码。本课程设计的任务是利用EDA技术，在Quartus II软件下，用VHDL语言设计和模拟(7，4)汉明码。因此，在实践过程中，我们可以加深对汉明码编码和解码原理的理解。1.2方案论证1 . 2 . 1 Quartus ii和VHDL简介1.quartus ii软件介绍Quartus是Altera公司推出的CPLD/FPGA开发工具。Quartus提供了一个独立于电路结构的完全集成的开发环境，具有数字逻辑设计的所有特点。Altera公司的Quartus II可编程逻辑软件属于第四代可编程逻辑器件开发平台。该平台支持工作组环境中的设计需求，包括支持基于互联网的协同设计。Quartus平台与EDA供应商的开发工具兼容，如Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity。软件的LogicLock模块设计功能得到改进，增加了FastFit编译选项，网络编辑性能得到提升，调试能力得到提高。支持最大7000/最大3000产品条款的设备等。其中，Quartus II软件5.1支持可编程逻辑和结构化专用集成电路设计，以实现最佳性能的新特性包括：Stratix II GX设备支持：设计人员使用Quartus II软件5.1，现在可以开始设计所有stratix ii gx产品。随着PowerPlay技术包的全面推出，Quartus II软件用户现在拥有了业界最先进的功率分析和可编程逻辑优化工具。与Quartus II软件5.0相比，5.1版的电源优化功能平均可降低20%的动态功耗，而Altera Stratix II设备可降低60%。此外，5.1版包括一个新的功耗优化向导，它改进了Quartus II软件4.1引入的面积和性能优化向导，并为用户提供实时和逐步的帮助，以优化Quartus II软件的设计和应用。渐进设计过程：渐进编译使设计者能够将设计划分成物理和逻辑分区，然后综合和调整它们。版本5.1引入了自下而上的渐进编译过程。每个工程师都可以独立开发和优化功能，然后轻松地将它们集成到一个完整的设计中。该特性完善了年初引入的自顶向下的基于模块的过程，使设计者在优化其他模块时保持特殊模块的性能不变。流行的IP模块：Altera订阅包现在包含一些流行的MegaCore特性的完整许可，以帮助设计者缩短设计时间。此外，Quartus II在线软件和订购版本现在包括一组嵌入式外围设备，它们已分别获得Nios II嵌入式处理器的许可。外部逻辑分析仪接口：Quartus II设计人员在使用逻辑分析仪进行板级调试时，不仅可以利用SignalTap II嵌入式逻辑分析仪的特点，还可以利用新的逻辑分析仪接口功能来掌握内部FPGA节点的情况。2.vhdl语言介绍VHDL的英文全称是超高速集成电路硬件描述语言，被IEEE和美国国防部认可为标准硬件描述语言。VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特征的语句之外，VHDL的语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构的特征在于将工程设计或设计实体(可以是组件、电路模块或系统)划分为外部(或称为部分和端口)和内部(或称为不可见部分)，两者都涉及实体的内部功能和算法完成部分。为设计实体定义外部接口后，一旦其内部开发完成，其他设计就可以直接调用该实体。将设计实体分为内部和外部两部分的概念是VHDL系统设计的基本点。用VHDL语言进行工程设计的优点如下：(1)与其他硬件描述语言相比，VHDL具有更强的行为描述能力，这决定了VHDL成为系统设计领域最好的硬件描述语言。强大的行为描述能力是避免特定器件结构和从逻辑行为描述和设计大规模电子系统的重要保证。(2)VHDL具有丰富的仿真语句和函数库功能，因此在任何大规模系统的设计中，都可以提前检查设计系统的功能可行性，并且可以随时对设计进行仿真。(3)VHDL语句的行为描述能力和程序结构决定了它具有分解和重用已有设计以支持大规模设计的功能。满足市场需求的大规模系统效率很高，只有多人甚至多代团队并行工作，才能实现高速完工。(4)对于用VHDL语言完成的明确设计，EDA工具可用于逻辑综合和优化，VHDL描述设计可自动转换为门级网表。(5)VHDL在描述设计时相对独立。设计人员可以独立设计，而无需了解硬件结构或管理目标设备。1.2.2软件设计方案介绍软件设计方案流程如下图所示4级m序列器(7，4)汉明码编码器(7，4)汉明码解码器汉明码4位数据位输出输出解码后的m序列。图1-1软件设计流程图4级M序列的最长周期是15，而(7，4)汉明码所需的数据位是4位。当一个周期的M序列被一位一位地移出并放入一个长度为4的数组时，它被分成4个组，但是仍然缺少数据，因此分组不是周期性的。因此，当在程序设计中进行第四次分组时，0被加到数组的最低位，使它在一个M序列周期内被精确地分成4组。这样，循环移位输出的M序列满足周期性，观察波形时容易发现误码，一目了然。分组后，一串数据，即一个数组，进入下一级，作为(7，4)编码器的信息位进行编码。在编码过程中添加监督位。这样，信息位和监督位形成一个7位代码。解码后，汉明码和第二章设计方案的实施2.1 m序列模块2.1.1 m序列简介m序列是最长线性反馈移位寄存