加法器减法器_第1页
加法器减法器_第2页
加法器减法器_第3页
加法器减法器_第4页
加法器减法器_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验二 组合逻辑电路实验加法器实验目的：1.掌握加法器相关电路的设计和测试方法2.掌握常见加法器集成芯片使用方法实验原理： 在组合逻辑电路中任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。 常见加法器芯片： 加减法电路 常见芯片74LS183，74LS283等实验内容：一、实现两个BCD码的加法运算要求：利用74LS283加法器来完成。思考：当两数之和小于或等于9时，相加结果和二进制数相加没有区别，如果大于9时，要如何处理进位。 下表为两个8421的二十进制数相加应得到的二十进制形式的结果：由表可见，将两个二十进制数用二进制加法器相加，则相加结果小于等于9（1001）时，得到的和就是所求的二十进制和。而当相加结果大于等于10（1010）后，必须将这个结果在另一个二进制加法器加6（0110）修正，才能得到二十进制的和及相加的进位输出。所以，产生进位输出CO2的条件为 产生CO2的同时，应该在上加上6（0110），得到的和CO2就是修正后的结果，电路图如下：在信号发生器中输入数据如下：则结果为： 图中 由下往上读数，即为结果的二进制形式，26为进位端，即十位。二、实现两个四位二进制的减法要求：利用74LS283加法器来完成。思考：如何将加法器转换为减法功能。二进制的减法如何实现。 在算术运算中，减法可以看做加上这个数的负数来表示，在数字电路中，可以将减去一个数表示成加上这个数的反码。故在设计电路时，可将减数取反，所以电路图为：在信号发生器中输入数据如
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论