第15章 触发器和时序逻辑电路习题答案.ppt

1、掌握基本RS触发器、钟控RS触发器、JK触发器、D触发器的符号、功能表。*2、掌握时序逻辑电路的分析方法3、寄存器的分类，构成，会分析4、计数器的分类，会分析计数器的功能。5、会改装任意进制的计数器。,上一页,下一页,返回,15.1.1当由“与非”门组成的基本RS触发器的RD和SD端加上图15.01所示的波形时，试画出Q端的输出波形。设初始状态为0和1两种情况。,上一页,下一页,返回,15.1.2当可控RS触发器的CP，S和R端加上图15.02所示的波形时，试画出Q端的输出波形。设初始状态为0和1两种情况。,可控RS状态表,CP高电平时触发器状态由R、S确定,上一页,下一页,返回,15.1.3当主从型JK触发器的CP，J，K端分别加上图15.03所示的波形时，试画出Q端的输出波形。设初始状态为0。图15.03习题15.1.3的图,0,上一页,下一页,返回,15.1.4已知时钟脉冲CP的波形如图15.1.4所示，试分别画出图15.04中各触发器的输出波形。设初始状态为0。指出哪个具有计数功能。,上一页,下一页,返回,具有计数功能的是（a)(e),15.1.5在图15.05的逻辑图中，试画出Q1和Q2端的波形,时钟脉冲CP的波形如图15.1.4所示。如果时钟脉冲的频率是4000Hz，那么Q1和Q2波形的频率各为多少？设初始状态Q1Q20。,上一页,下一页,返回,Q1,0,0,Q2,那么Q1和Q2波形的频率2000Hz和1000Hz,15.2.1试用四个D触发器组成四位移位寄存器。,串行输出方式,D,Q,J,FF0,J,FF2,J,FF2,J,FF3,Q,Q,Q,串行输入,上一页,下一页,返回,脉冲输入端,并行输出,15.3.1试用74LS161型同步二进制计数器接成十二进制计数器：(1)用清零法；(2)用置数法。,(1)用清零法当Q3Q2Q1Q0=N=1100时，立即清零。,上一页,下一页,返回,15.3.1试用74LS161型同步二进制计数器接成十二进制计数器：(1)用清零法；(2)用置数法。,(2)用置数法74LS161同步置数，即当=0，CP脉冲上升沿时，当Q3Q2Q1Q0=N=1011时，置成0000。,上一页,下一页,返回,15.3.2试用反馈置“9”法将74LS290型计数器改接成七进制计数器。,(1)用置数法74LS290同步置数，即当=0，CP脉冲上升沿时，当Q3Q2Q1Q0=N=1011时，置成0000。,上一页,下一页,返回,74LS290,.,000000010010001101000101,1001,1,2,3,4,5,6,7,七进制计数器,当出现0111(7)时，计数器立即清零，重新开始新一轮计数。,计数器清零,上一页,下一页,返回,(2)清零法,上一页,下一页,返回,15.3.3试用两片74LS290型计数器接成二十四进制计数器。,二十四进制计数器,0010(2),0100(4),十位,个位,两位十进制计数器(100进制),上一页,下一页,返回,15.3.4试列出图15.09所示计数器的状态表，从而说明它是一个几进制计数器。设初始状态为000。,解：1、写出JK触发器的功能表2、各触发器J、K端和触发脉冲CP的逻辑表达式,CP0=CP,K0=1,J0=Q2Q1,CP,J2,K2,J1K1,K0,J0,Q2Q1Q0,3.列写状态转换表，分析其状态转换过程,上一页,下一页,返回,