第9章-现代CMOS工艺基本流程.ppt

1、现代CMOS工艺的基本流程，第九章工艺集成工艺的基本流程，知识评述，2、半导体衬底掺杂氧化光刻技术蚀刻技术薄膜技术，工艺集成，3，集成电路的工艺集成：各种单独工艺技术(外延、氧化、蒸镀、薄膜形成、光刻、掺杂、蚀刻、工艺集成、4、薄膜形成：化学反应、PVD、CVD、旋涂、电镀； 光刻：改变实现图案迁移的薄膜：注入、扩散、退火蚀刻：最后的图案转移、器件的制造：各种工艺的集成MOS、CMOS、工艺目的：工艺选择、5、工艺条件：温度、压力、时间、功率、剂量介电常数、应力、浓度、速度、设备参数：阈值电压、击穿电压、漏电流、增益、集成电路中的设备隔离、6、MOSFET的源极、漏极和衬底的导电类型不同，本身被PN结隔离(seep MOSFET晶体管是自隔离的，可以具有高密度，但相邻的器件具有寄生效果，LOCOS隔离、7、希望场区域的VT大， 增加保证寄生MOSFET电流为1pA以下的场区域VT的方法增加：场氧化层变厚：栅极氧化层的7-10倍的场氧化区域下的掺杂浓度(通道停止注入，沟道切断注入)，LOCOS 8、LOCOS分离工艺、9、birds beak、10、2、金属化和多层布线、金属和金属性材料在集成电路技术中的应用被称为金属化。 根据在集成电路中的功能，金属材料可分为三种： MOSFET栅电极材料：初始nMOS集成电路工艺中常用的是铝栅，目前CMOS集成电路工艺技术中最常用的是多晶硅栅。 相互连接材料：将芯片内的各独立部件连接到具有一定功能的电路模块上。 铝是广泛使用的布线金属材料，现在ULSI中铜布线金属材料越来越广泛。 11、接触材料：与半导体直接接触，提供与外部的连接点。 铝是常用的接触材料，但现在广泛使用的接触材料是铂硅(PtSi )和钴硅(CoSi2)等的硅化物。 在集成电路中使用的金属材料除了常用的金属，例如Al、Cu、Pt、w等之外，还包括掺杂多晶硅、金属硅化物、金属合金等金属材料。 2.1、对集成电路金属化材料特性的要求，能与12、n、p硅或多晶硅形成欧姆接触，在接触电阻小的长时间、高电流密度的负载下，与电迁移耐性良好的SiO2等绝缘体的密合性良好的耐腐蚀； 对于容易堆积和蚀刻、结合容易、结合点能耐长期工作的多层布线，要求层与层之间的绝缘性好、相互渗透不扩散。 13、1.1铝是经常采用的金属布线材料，主要优点是：在室温下的电阻率仅为2.7cm，与n、p硅或多晶硅的欧姆接触电阻能低至10-6/cm2，与硅或磷硅玻璃的密合性好金属铝膜的制造方法，铝应用于集成电路中的布线引线，主要用溅射法制造，沉积速度快，厚度均匀，台阶复盖能力强。 2.1.1铝、Al/Si接触中的一些物理现象，(1)Al中的Si扩散Si在Al中的溶解度高，在Al和Si接触的地方，退火中很多Si原子溶解于Al中。 溶解量不仅与退火温度下的溶解度有关，还与Si向Al的扩散状况有关。 在400-500的退火温度范围内，Si在Al薄膜中的扩散系数比结晶Al大40倍。 这是因为Al薄膜通常是多晶的，在晶界处的杂质的扩散系数远远大于在粒内的扩散系数。(2)Al和SiO2的反应Al和SiO2的反应对Al在集成电路中的应用非常重要： Al和Si接触时，能“吃”Si表面的自然氧化层，降低Al/Si的欧姆接触电阻的Al和SiO2的作用是集成电路中的Al引线和下SiO2的Al/Si接触中的尖峰现象、宽度w、厚度d的铝线、硅接触的接触孔面积a如图所示。 尖楔现象：因为硅在铝中的溶解度大，所以在Al/Si接触中，Si迅速扩散到Al膜的晶界中，从接触孔离开的同时，Al也向接触孔内移动，通过Si离开来填补残留的空间。 如果Si在接触孔内不均匀地消耗，则Al在某个接触点像钉钉一样陷入Si基板中，钉钉的深度大于接合深度时，pn结无法发挥作用的现象是Al/Si接触的钉钉钉现象。 1、Al-Si合金的金属化引线为了解决Al的尖峰问题，在纯Al中加入硅使之饱和，形成Al-Si合金，代替纯Al作为接触和布线材料。 但是，在高合金退火温度下溶解于Al的硅，在冷却过程中从Al析出。 硅从Al-Si合金薄膜析出，是因为Al-Si合金应用于集成电路的主要限制：2，在铝-掺杂多晶硅双重金属化结构堆积铝薄膜之前，堆积重磷或重砷掺杂多晶硅薄膜，Al-重磷(砷)掺杂al掺杂多晶硅双金属化结构成功地用于nMOS工艺。 3、铝阻挡结构在铝和硅之间沉积了薄的金属层，阻止铝和硅之间代替重磷掺杂多晶硅层的作用，抑制Al尖楔现象。 这种金属被称为阻隔层。 为了形成良好的欧姆接触，一般采用2层结构，采用硅化物作为欧姆接触，采用TiN、TaN或WN作为阻挡层。 Al/Si接触的改良，作为布线材料2.2.2Cu，与铝的性质不同，以往的以铝为布线材料的布线工艺不能采用。 以Cu为互连的集成技术是IC制造技术必须面对0.18m以下的时代的课题之一。 以Cu为互连的技术目前备受关注，通常采用的技术方案为双大马士革(DualDamascene )技术。 主要特征：在任一层沉积布线材料的同时，填充该层和下层之间的通孔(Via )，CMP平坦化工艺只对导电金属层材料进行。 与传统的互连技术相比，可以简化过程步骤并且相应地减少过程成本。 如果用溅射和CVD法在沟槽和通孔中填充堆积金属Cu，容易形成孔，耐电迁移性差。 因此，在Cu布线集成工艺中，向通孔和沟槽中填充Cu的工艺现在一般采用具有良好的台阶复盖性、高堆积速度的电镀和无电解电镀的方法。 电镀法是用电镀法填充Cu的工艺，一般使用CuSO4和H2SiO4的混合溶液作为镀液，硅片与外部电源的负极接触，通电后镀液中的Cu2在负极的作用下被Cu种子层吸引，实现了Cu在种子层上的堆积。 为了确保高可靠性、高产量、低电阻的通路沉积，通路的预清洗工序、阻隔层和种子层的沉积工序通常需要在不中断真空的情况下在相同的沉积系统中完成。 化学镀与电镀工艺不同，通过金属离子、还原剂、复合剂、pH调节剂等在需要沉积的表面进行电化学反应，实现Cu的沉积。 Cu-CVD工艺利用CVD法向通孔和沟槽填充Cu，虽然可靠性低，但与电镀和无电解镀工艺相比，采用CVD法与CMOS工艺的工艺兼容性高。 因此，优化Cu CVD工艺，发展无腔厚膜沉积工艺，是Cu CVD工艺的重要研究内容。 在三、平坦化、二十二、集成电路的制造过程中，经过多阶段加工工艺，硅片表面已经不平坦，特别是金属化引线孔的边缘形成高台阶。台阶的存在影响沉积膜的复盖效果，底角可能无法沉积薄膜，金属化引线断线，集成电路整体发生故障。 台阶也有可能在薄膜沉积生长中形成空洞。 随着布线层数的增加和工艺的特征尺寸的缩小，对硅晶片表面的平坦性的要求也越来越高，金属层和电介质层需要进行平坦化处理，减小或消除台阶的影响，改善台阶复盖的效果。 23、可以用几种简单的方法改善硅片表面的平坦性。 例如，在真空蒸镀的情况下，改善阶梯屏障的方法是使用行星旋转式真空蒸镀装置，通过蒸发源和基板的相对方向的连续变化，有效地消除蒸发死角，提高堆积率的均匀性。 也可以采用磷硅玻璃(PSG )和硼硅玻璃(BPSG )的回流，使尖锐的台阶平滑，大幅度改善台阶的复盖状况。 图(a )是未被平坦化图案(b )是第一种平坦化技术，仅使尖锐的台阶平滑地变化而台阶的高度不减少的图(c )是第二种平坦化技术，能够在使尖锐的台阶平滑的同时减小台阶的高度。 进而，通过堆积半平坦化了电介质层作为被复层，能够实现在多晶硅上堆积BPSG等的效果，平坦化技术，图(d )是第三类平坦化技术，能够使局部完全平坦化，使用牺牲层技术使局部完全平坦化四、CMOS工艺、26、CMOS、全称互补金属氧化物半导体，是广泛应用于集成电路芯片制造的原料。 CMOS技术的采用允许将成对的金属氧化物半导体场效应晶体管(MOSFET )集成到单个硅晶片中。，27，Silyconsebstraep，2um，725um，Silicononinglerp，选择基板，晶片的选择掺杂类型(n或p )的电阻率(掺杂浓度)结晶被高掺杂(p )的si晶片低掺杂silyconsebstraep siliconepilayererp，PadOxide，热氧化，热氧化形成SiO2薄层，厚度约为20nm的高温，H2O或O2气氛缓和了下一工序中形成的Si3N4对si基板的应力，2 silyconcebstrate，SiliconEpiLayerP-，SiliconNitride，Si3N4堆积，Si3N4堆积厚度约250nm的化学气相堆积(CVD )作为后续CMP的停止层，可以举出30、，30 、，抗蚀剂成形厚度约0.51.0um的抗蚀剂涂布，曝光，显影，浅沟分离的定义，31，SiliconNitride，Photoresist， 用于Si3N4和SiO2的蚀刻，基于Si3N4和SiO2的蚀刻氟的反应性离子蚀刻(RIE )，32，SiliconNitride，TransistorActiveAreas，silicon nitri 基于、isolationtrends :分离浅沟蚀刻，分离浅沟蚀刻氟的反应离子蚀刻(RIE )定义了晶体管活性区域，33，SiliconNitride，抗蚀剂，去除抗蚀剂的氧等离子体，将抗蚀剂成分氧化为气体，34，FuturePMOSTransistor，SiliconDioxide，FutureNMOSTransistor，Nocurrentcanflowthroughhere！/SiO2堆积，SiO2堆积用氧化物填充隔离浅沟厚度约为0.51.0um，浅沟深度和几何形状相关的化学气相堆积(CVD )，35，SiO2堆积，SiO 2堆积用氧化物填充隔离浅沟厚度为0 .FuturePMOSTransistor，FutureNMOSTransistor，Nocurrentcanflowthroughhere！ /化学机械研磨，化学机械研磨(CMP)CMP把表面的氧化层除去到Si3N4层，并把36，、4层，把36、 去除Si3N4热磷酸(H3PO4)的湿蚀刻，约180、37、TrenchOxide，CrossSection，BareSilicon，俯视下浅的沟分离(STI )，38、4 、FuturePMOSTransistor，futurenmosistor，Photoresist，抗蚀剂成形，抗蚀剂成形厚度厚，阻止离子注入的n阱的定义，39，FutureNMOSTransistor，Photoresist，N-Well，Phosphorous(-)Ions，磷离子注入， 磷离子注入是通过高能磷离子注入形成局部n型区域，为了制造PMOS管而使用的，40，silyconsultingstraep，siliconepilayererp-，FutureNMOSTransistor N-Well，抗蚀剂的去除，41，Photoresist，N-Well，抗蚀剂成形，抗蚀剂成形厚度很厚， 为了阻止离子注入的p-well的定义，42，