浙大讲义-专用集成电路设计基础ASIC.ppt

专用集成电路设计技术基础，美国Michealjohnsebastiansmith yuhuwhingtiansmith翻译电子产业出版社，外国电子和通信教材系列，课程讲座：影像局，胡明旭新技术系micro electronix教和联系电话：87951705电子邮件3360但是由于这门课程的会话有限，没有系统地介绍本教材的内容。因此，选择和取舍整个教程的内容，根据专业方向和课堂上的不同，选择了第1、2、3章，第9、11、13、14章部分将专用集成电路构成了本课程的教学内容。通过本课程的学习，希望非微电子专业的学生对ASIC的设计方法有基本的了解。为今后从事与这个方向相关的工作打下基础。课程主要内容和章节：第一章ASIC简介(PP1-24)第二章CMOS逻辑(PP28-80)第三章ASIC库设计(PP84-118)第九章低级设计输入(PP229-241) 第一课2005年5月11日下午，Zijin port west 2-312 classroom第一章ASIC概述1.1简介：专用集成电路应用程序特定集成电路(ASIC)技术基于集成电路开发，是电路和系统的设计方式定义：以集成电路的设计方式在一片半导体芯片上创建特定应用电路或电路系统的技术称为ASIC技术。特性：体积小，成本低，性能优良，可靠性高，机密性高，产品综合性能和竞争力好。1.1.1集成电路开发1947年12月，贝尔实验室，barding，braton发明了第一种点接触金锗晶体管，1950年肖克莱，斯帕克斯，迪尔发明了单晶锗NPN结晶体管。52年5月，英国皇家研究所的达默提出了集成电路的想法。58年，德州仪器公司吉尔维领导的团队开发了由12个设备组成的第一个相移振荡和触发集成电路。这是世界上第一个集成电路，即现代集成电路的原型或先驱。集成电路的开发得益于除物理原理外的许多新技术的发明，即50年美国奥尔和肖克莱发明的离子注入过程；富勒56年发明的扩散过程；60年鲁尔和克里斯坦森发明的外延生长过程；60年，康和阿塔拉开发了第一个硅MOS管。70年斯皮勒和卡斯特尼发明的光刻工艺等将晶体管从点接触结构转换成平面结构，并为集成电路工艺提供基本技术支持。所以从70年代开始，第一代集成电路被开发出来，并开始迅速成熟。在随后的40多年中，IC在smallscalelintegreted(SSI)-MSI-LSI-VLSI-ulsi中发展。目前的IC工艺已接近半导体器件的极限工艺。以CMOS数字IC为例，各开发阶段的特征参数见表1-1。表1-1集成电路不同开发阶段的特征参数主要特征，1.1.2。集成电路的分类可以分为设备结构类型、集成电路大小、基板材料使用、电路功能和应用领域等。双极TTLECLNMOS单片PMOSCMOSBiCMOS按功能分类模拟电路线性电路非线性电路数字模拟混合电路按结构分类、组合逻辑电路数字电路顺序逻辑电路这也是近几十年来科技，尤其是电子信息技术发展的结果。从设计手段演化而来的流程划分经历了手动设计、计算机辅助设计(ICCAD)、电子设计自动化EDA、电子系统设计自动化ESDA和用户现场程序员阶段。1 .原始手动设计：设计过程包括设计电路图、硬件电路模拟、每个组件单元的集成电路布局设计、布局布线，最后得到集成电路掩码集，都是手动完成的。设计过程包括设计图、硬件电路、电路模拟、组件布局设计、布局布局布线、(分层剥离、红膜、初始收缩、分步重复)制版、流、成品。2 .计算机辅助设计：从20世纪70年代初期开始，可以简单地使用个人计算机输入原理图，然后香料电路模拟软件问世，ICCAD的发展逐步开始。此后，越来越多的计算机辅助设计软件、计算机辅助设计功能得到加强，不仅提供了先进的设计方法和方法，还使ICCAD技术发展为自动化设计。早期的ICCAD功能较少，但仅部分功能是辅助设计，现在可以实现为计算机辅助设计的功能包括电路或系统设计、逻辑设计、逻辑、计时、电路模拟、布局设计、布局编辑、反向提取和规则检查。3 .使用计算机辅助工程CAE自动化电子设计EDA:CEA拥有一套IC设计软件，为IC设计提供了一个完整、单一、高效的工作平台。可以使用EDA设计LSI和VLSI。ICCAD和EDA以及半导体集成电路技术的发展实现了IC设计的两次质性飞跃。(1)布局设计方面：一般人机交互方式的整体自定义布局编辑，除绘图外，定制，建立反射器定义设计理念，实现了自动半自动布局。(2)逻辑设计方面：系统设计者可以开发用硬件描述语言(如VHDL语言)提供系统行为级别功能说明的逻辑集成软件，通过逻辑电路图或网络表优化逻辑设计结果。EDA设计流程：系统设计、功能模拟、逻辑集成、计时模拟、布局集成、后期模拟。4 .电子系统设计自动化ESDAESDA的目的是为设计人员提供系统级设计的分析手段，以完成系统级自动化设计和完成SOC芯片系统。但是，ESDA仍在开发和改进阶段，需要构建系统级模拟库并解决实施其他模拟工具的联合模拟。使用ESDA工具完成功能分析后，可以使用运动级集成工具自动转换为可集成寄存器级RTL的HDL说明，然后在EDA工具中实现最终芯片设计。ESDA中的流程：系统设计、行为级别模拟、功能模拟、逻辑合成、计时模拟、布局合成、后期模拟。然后是制造商制版、流、成品。5 .可编程设备的ASIC设计可编程ASIC是专用集成电路开发的另一个特征分支，主要利用PROM、GAL、PLD、CPLD、FPGA等可编程电路或逻辑阵列编程来获得ASIC。主要特点是完成ASIC电路功能，直接提供不再需要经过集成电路工艺的软件设计编程。可编程设备的ASIC设计种类多种多样，可以满足不同的需要。PLD和FPGA是更常用的可编程设备。适合短开发周期，具有一定复杂性和电路规模的数字电路设计。特别适合从事电子系统设计的工程师使用EDA工具进行ASIC设计。1.2ASIC设计方法：集成电路在只有数百微米厚的圆形硅片上制造，每个晶片可容纳数百、数千个核心。集成电路的晶体管和连接可根据其复杂性由多个层组成，目前最复杂的工艺是位于硅片内部的6层扩散层或离子注入层，以及位于硅表面的6层连接层。对于设计方法，集成电路设计方法可以分为完全自定义、半自定义和可编程IC设计三种方法。，1.2.1。整体定制设计概述整体定制ASIC是利用集成电路最基本的设计方法(不使用现有库设备)对集成电路的所有组件进行精细化的设计方法。完全定制设计，旨在提供最小面积，包括最佳布线布局、最佳功耗速度乘以等，从而获得最佳电气特性。此方法特别适用于模拟电路、数字模拟混合电路和速度、功耗、核心面积、其他设备特性(如线性、对称、电流容量、压力等)的特殊要求。或者没有现成的库。特点：做工精细，设计要求高，周期长，设计成本高。随着细胞库和功能模块电路的完成，整个定制设计方法逐渐被反用户定义方法取代。在当前的IC设计中，整个电路采用整体定制设计的现象越来越少。完全定制设计要求：完全定制设计考虑工艺条件，根据回路的复杂和困难确定设备工艺类型、配线层数、材料参数、工艺方法、极限参数、产量等因素。需要掌握各种设计规则和方法的经验和技能，通常由专业的微电子IC设计人员完成。现有设计可以从某些设备(必须根据电气特性单独设计)的以前设计中学习。布局、布线、排版组合等都要根据最佳尺寸、最合理布局、最短连接、最方便销等设计原则设计布局。布局设计与流程相关，因此必须充分理解流程规范，并根据流程参数和流程要求合理设计布局和流程。1.2.2。简要介绍了反射面漆的设计方法反射面漆的设计方法，分为基于标准单元的设计方法和基于门阵列的设计方法。标准单元的设计方法是按照特定规则对称为预先设计的标准单元(如“与”符号、门、多开关、触发器等)的逻辑单元进行排序，然后将这些逻辑单元与预先设计的大型单元一起配置为ASIC。基于世界单位的ASIC也称为CBIC(CellbasedIC)。基于栅极阵列的设计方法是在具有预开发晶体管阵列的基板或主设备上通过掩码互连完成专用集成电路设计。半定制主要适用于开发周期短、开发成本低、投资低、风险小的小批量数字电路设计。1.2.3基于标准单元的设计方法该方法使用称为预先设计的标准单元(例如门电路、多开关、触发器、时钟发生器等)的逻辑单元按照特定规则排列，形成半导体门阵列主或基板，然后根据电路功能和要求，将所需逻辑单元连接到所需专用集成电路。单元库中的所有标准单元都预先设计为连接成建筑块或砖墙，通常按照不同高度的原则排列，以形成调整宽度的配线通道。CBIC的主要优点和缺点：通过预设计、预测试、预定义功能的标准单元库，节省时间、降低成本、降低风险并完成ASIC设计工作。设计者只需要确定标准单位的布局和CBIC中的互连。标准单元可以放置在芯片上的任何位置。所有掩码都是自定义的。可内置自定义功能设备。制造周期短，开发成本不太高。必须购买或自行设计标准单位库。遮罩层互连设计需要更多的时间。图1.2中显示了具有一个标准单元区域和四个固定功能块的基于单元的ASIC示意图。CBIC设计和布局规则：版税小，没有冗馀组件，但库构建需要大量工作负载，需要自定义所有掩码层，晶体管和互连通过自定义方法连接；可以嵌入用户定义的功能块。制造周期短。标准装置的布局结构如图1.3所示，第二层金属的布置和布线如图1.4所示。单元以不同高度的方式排列，线路之间有配线通道，金属1和金属2相互垂直工作。顶部和底部金属分别是VDD和GAN(VSS)。n井区中的p扩散形成p槽MOS装置，n型n在p井区中形成MOS装置。MOS设备的源泄漏使用金属浇口或多晶体浇口。源、泄漏(闸)开口引线孔、金属导线互连构成电路。通过单元和其他单元之间的中心连接点的引线孔连接。在使用多层金属的结构中，金属层之间的连接也是通过特定的通过孔实现的。图1.3标准单元的布局结构，基于1.2.4栅极阵列的ASIC栅极阵列以最小单元反复排列晶体管，使其成为半导体门阵列主或基板，然后根据电路功能和要求，将所需逻辑单元连接到所需专用集成电路。在设计为门阵列的ASIC中，只有最顶部的几个金属层用于晶体管互连，由设计者使用完全自定义的掩码方法(称为基于掩码的门阵列MGAmaskedgatearray)来确定。门存储中的逻辑单元称为宏单元，每个逻辑单元具有相同的基本单元布局，并且仅自定义单元内部和单元之间的互连。客户设计者可以从门阵列设备库中选择预设计和预设计特性逻辑单元或宏单元，进行自定义互连设计。门阵列主要适用于开发周期短、开发成本低的小批量数字电路设计。MGA语句数组可以分为：基于通道的门阵列-默认单位行和行之间有固定的配线通道，并且仅自定义互连。无通道门阵列(门海)-无保留配线区域，配线在门阵列遮罩层上方。结构门阵列-将CBIC和MGA的功能组合在一起，除基本单元阵列外，还具有内置的自定义功能模块。芯片效率低，价格低，设计周期短。MGA的门阵列基本单元是固定的，不容易实现内存等电路。内置门阵列具有用于特殊功能的IC区域。您可以使用此内嵌区域设计内存模块或其他功能电路模块。1.2.5。可编程ASIC可编程逻辑设备(PLD，programablelogICdevice)是标准通用IC的一种，通过它可以对ASIC功能进行编程。可编程逻辑设备具有以下特征：没有自定义掩码层或逻辑单元短设计周期单独的大型可编程互连由可编程阵列逻辑、触发器或闩锁组成的逻辑宏单元矩阵组成。适合短开发周期，具有一定复杂性和电路规模的数字电路设计。特别适合从事电子系统设计的工程师使用EDA工具进行ASIC设计。典型的可编程设备类型：任何类型的可编程只读内存可编程只读存储器(prom)；通用阵列逻辑可编程逻辑阵列可编程逻辑阵列PLA(programablelogicarray)，由GAL(generic arraylogic)固定”或“可编程”阵列组成。可编程阵列逻辑PAL(programablearraylogic)，由固定的“and”阵列和保险丝和可写的“or”阵列组成。可编程逻辑设备PLD(programablelogicdevice)和复杂的可编程逻辑设备CPLD。适合短开发周期，具有一定复杂性和电路规模的数字电路设计。特别适合从事电子系统设计的工程师使用EDA工具进行ASIC设计。1.2.6现场可编程门阵列FPGA比PLD大、复杂，并且具有现场可编程功能。基本特征：无自定义掩码层基本逻辑单元和互连通过编程实现核心电路是规则的可