电子竞赛培训教程-7.2.2低频数字式相位测量仪（c题）修改稿

722低频数字式相位测量仪（C题）设计与总结报告示例（以下是一个实际的低频数字式相位测量仪（C题）设计与总结报告）低频数字式相位测量仪（C题）摘要设计了一个基于现场可编程门阵列（FPGA）的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分，分别完成移相信号的发生及其频率、相位差的预置及数字显示、信号的移相以及移相后信号相位差和频率的测量与显示等功能。其中数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；相位测量仪能对移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现，使得该系统具有抗干扰能力强,可靠性好等优点。关键词现场可编程门阵列（FPGA），数字式移相信号发生器，相位测量仪ABSTRCTTHEPAPERDEALSWITHDESIGNINGOFALOWFREQUENCYPHASEMEASUREMENTSYSTEMBASEDONFPGATECHNOLOGYTHISPHASEMEASUREMENTSYSTEMINCLUDESTWOMODULESASIGNALGENERATORANDAPHASEMEASUREMENTSUBSYSTEMITSSIGNALGENERATORMODULECANGENERATEASINWAVEWITHPRECONCERTEDFREQUENCYANDTWOWAVESWITHPRECONCERTEDPHASEDIFFERENCEITCANCONTINUOUSLYCHANGESIGNALPHASESTHROUGHPHASESHIFTINGANDITSPHASEMEASUREMENTSUBSYSTEMHASFUNCTIONSOFMEASURINGSIGNALPHASEANDPHASEDIFFERENCEOFTWOSIGNALSALLOFITSTHREEMODULESADOPTDIGITALTECHNOLOGYBASEONFPGATHISSYSTEMISCHARACTERISTICOFITSSTRONGANTIJAMMINGPERFORMANCEANDFINESTABILITYKEYWORDSFPGA，DIGITALPHASESIGNALGENERATOR，PHASEMEASUREMENTSYSTEM（注意以上内容在实际论文中为一页）目录1系统设计X11设计要求X111设计任务X122技术要求X12方案比较X121相位测量方案X122移相网络方案X123正弦波信号发生器方案X124频率测量方案X125幅度控制方案X126滤波选择方案X127显示界面方案X13方案论证X131总体思路X132设计方案X2单元电路设计X21低频率数字式相位测量仪X211相位测量原理X212原理方框图X213原理图的设计与制作X22数字式移相信号发生器X221数字移相原理X222正弦波信号的产生X3软件设计X31开发软件及编程语言简介X32软件实现方法X321等精度频率测量的实现X322正弦波波形数据产生X323程序流程图X33程序清单及仿真X4系统测试X41测试仪器与设备X42指标测试X421幅值、频率、波形测量X422相位差测量X43误差分析X431相位误差X432频率误差X433幅值量化误差X5结论X参考文献X附录1、元器件明细表X附录2程序清单X（注意目录中的页码根据实际论文的页码编写，此处全部用X表示。）1系统设计11设计要求（注设计要求与第1章135节内容相同，本书为节省篇幅，略）12方案比较121相位测量方案相位测量方案的关键问题是相位测量方法的选择。方案一基于数字鉴相技术实现的方案CD4046鉴相电路输出经AD0809采样后的数据送到FPGA，经过处理后，输出到LED显示相位，原理方框图如图121所示。锁相环（CD4046）A/D采样（AD0809）数据处理（FPGA）显示相位值输入信号图121数字鉴相技术实现相位测量原理方框图方案二利用高精度比较器实现的方案将移相信号与基准信号分别送到两个过零比较器，使双极性的正弦波转换成单极性的方波。若两路正弦波存在相位差，那么两路方波也必定存在相同的相位差值。将相位差值对应的时间间隔作为FPGA对50MHZ的脉冲数的计数时间，从而得到正弦波的相位差为ONN360其中，N为方波相位差对应时间间隔内的脉冲数，N为方波一个周期内的脉冲数。上述两种方案从对硬件的要求而言，方案一在FPGA芯片基础上需要一片CD4046和一片AD0809，而方案二则在FPGA芯片基础上只需要一片LM393；从测量性能方面来说，在低频率方面，方案一的相位差总共只能有256个量级，而采用通过FPGA记脉冲数的方法测量的精度将远远高出此量级。因此，选用方案二，采用比较器LM393和FPGA来实现测相。122移相网络方案方案一直接对模拟信号进行移相，如阻容移相，变压器移相等。采用这种方式设计的移相器有许多不足之处，如输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等。采用阻容移相网络的基本原理简述如下由RC电路的原理可知，阻容移相网络在不同频率的正弦波电压通过RC电路时，输出端的电压幅度和相位与输入不同。两种简单的移相电路如图122所示。A相位超前的相移网络（B）相位滞后的相移网络图122阻容移相网络在图122中，图A的模和相角分别为（121）RCF1ARCTG2图B的模和相角分别为（122）ARCT2显然，两种相移网络都是随着频率的改变，单节RC电路中所产生的相移在0O90O之间变化。为满足基本部分连续相移范围45O45O的要求，需采用一个相位超前的相移网络和一个相位滞后的相移网络。有源移相原理图如图123所示。通过调整电路的电阻、电容等参数，电路可以实现对特定频率信号的移相，但在被移相信号的频率发生变化时，模拟移相电路的相应参数势必要随之调整。对于题目要求给出的100HZ、1KHZ、10KHZ的三个频率，可以用FPGA通过四选一模拟开关CD4052来选择对应的三路模拟移相电路，可以满足题目中的基本要求。但要在各个频率范围内实现高精度的移相，硬件电路将会很复杂。图123移相网络方案二采用数字移相技术，其核心是先将模拟信号或移相角数字化，经移相后再还原成模拟信号。高速A/D转换器TLC5510将输入的模拟信号转换成数字信号，并将采集的数字信号通过FPGA进行移相处理后，送至高速D/A转换器AD7524，从而把经过处理的数字信号转化成量化的电流，再通过TL082高速运放，使电流信号转化为电压信号，从而达到对信号的移相处理。其中，对信号的处理上采用了DDFS技术，在一个正弦周期内采用360个采样点，即360度/3601度/个，通过依次更改采样点输出顺序就可以方便地控制相位。该方案精度高，且易于传送。原理框图如图124所示。权衡以上两方案的优缺点，本设计选用第二种方案。图124采用数字移相技术实现信号移相123正弦波信号发生器方案方案一采用模拟分立元件或单片机控制函数发生器完成设计。通过调整外部元件可以改变输出频率，产生正弦波。但是采用模拟器件分散性大，产生的频率稳定性较差、精度低、抗干扰能力差、成本也比较高。方案二采用直接数字频率合成，用单片机作为核心控制部件，能达到较高的要求，实现各种波形输出，但受限于运算位数及运算速度，产生的波形往往需通过滤波器才能达到满意效果，并且频率可调范围小，很难得到较高频率。方案三采用直接数字频率合成，用FPGA器件作为核心控制部件，精度高稳定性好，得到波形平滑，特别是由于FPGA的高速度，能实现较高频率的波形，且控制上更方便，可得到较宽频率范围的波形输出，步进小。显然第三种方案具有更大的优越性、灵活性，所以采用第三种方案进行设计。124频率测量方案方案一采用测周期法。需要有标准信号的频率FS，在待测信号的一个周期TX内，记录标准频率的周期数NS，则被测信号的频率为FXFS/NS（如图125示）。这种方法的计数值会产生1个字误差，并且测试精度与计数器中记录的数值NS有关。为了保证测试精度，测周期法仅适用于低频信号的测量。方案二采用测频法。测频法就是在确定的闸门时间TW内，记录被测信号的变化周期数（或脉冲个数）NX（如图126所示），则被测信号的频率为FXNX/TW。这种方法的计数值会产生1个字误差，并且测试精度与计数器中记录的数值NX有关，且不便于高频信号的测量。高速A/D采样（TLC5510）数据处理（FPGA）高速D/A转换（AD7524）移相信号输入信号图125测周期法测量频率原理图图126测频法测量频率原理图方案三采用等精度频率测量法，测量精度保持恒定，不随所测信号的变化而变化。在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号。单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求；而采用高集成度、高速的现场可编程门阵列FPGA为实现高速，高精度的测频提供了保证。因此选用第三种方案。125幅度控制方案方案一采用数字电位器实现，如图127所示。分压电阻选用数字电位器，调整数字电位器的滑动端，即可实现幅度控制，很难实现幅度的小步进调节，且精度较低。图127数字电位器实现幅度控制图128D/A转换器实现幅度控制方案二采用D/A转换器实现（如图128）。第一级D/A的输出作为第二级D/A的参考电压，以此来控制信号发生器的输出电压。D/A转换器的电流建立时间将直接影响到输出的最高频率。因此，选用高精度的D/A转换器，可实现高精度幅度控制，且步进小。经比较，选用第二种方案。126滤波选择方案为使产生的信号平滑，采用滤波电路对波形的进行后级处理。由于信号的频率范围20HZ20KHZ，所以采用低通滤波器。方案一采用最简单的无源RC低通滤波器。电路图如图129所示。其特点是电压放大倍数低，带负载能力差，但电路简单。DACDAC图129无源RC低通滤波器图1210一阶低通有源滤波器方案二采用一阶低通有源滤波器。电路图如图1210所示。由于引入了集成运放，滤波器的通带电压放大倍数和带负载能力得到了提高，但电路稍复杂。综合考虑，选用方案一。127显示界面方案这是决定系统使用是否方便的关键。方案一采用点阵式液晶显示器（LCD）显示。虽然其功能强大，可显示各种字体的数字、汉字，图像，还可以自定义显示内容，但是编程复杂，需要完成大量的显示编程工作。方案二采用发光二极管（LED）显示。虽只能显示非常有限的符号和数码字，但可完全满足本设计数字显示的要求，且编程简单。分析以上两种方案的优缺点，第二种方案更为方便、实用。13方案论证131总体思路为满足相位测量仪与数字式移位信号发生器互相独立，不共用控制与显示电路的要求，采用两块XINLINX公司生产的SPARTAN2E系列XC2S100E6PQ208芯片分别作为相位测量仪与数字式移位信号发生器的主控部分进行设计。相位测量仪设计的关键问题是如何完成相位及频率的测量。数字式移位信号发生器设计的核心问题是如何产生正弦波并进行数字移相。132设计方案系统方框图如图131所示。频率/幅度/相位差显示FPGA信号发生器FPGA测量控制仪频率显示相位差显示AB相位测量仪图131系统方框总图数字式移位信号发生器可产生两路正弦波信号AU1和BU2，并测量两信号的频率、幅度、相位差，还可通过按键在频率、幅度、相位差显示间自由切换；相位测量仪同时测量、显示数字式移位信号发生器的输出信号A和B的相位差和频率。因此，数字式移位信号发生器与相位测量仪组成的系统可以完成移相信号发生相位差测量数字显示相位差的功能。2单元电路设计21低频率数字式相位测量仪低频率数字式相位测量仪功能测量并显示AU1、BU2输入信号间的相位差及频率。低频率数字式相位测量仪所需器件采用运放TL082，比较器LM393，XINLINX公司生产的SPARTAN2E系列XC2S100E6PQ208芯片和LED数码管。211相位测量原理被测信号AU1、BU2经过零比较器，在信号的正极性阶段产生脉冲AU1和BU2，整形后形成门控信号UF，其中AU1开启主门，BU2关闭主门。在门控时间内，时标信号通过主门进行计数显示，可以得到被测相位的值。它的工作波形如图示。设门控信号的开启时间为TC，计数值为N，则TCNT0211）式中TO为时标信号的周期。由式（211）得被测相位差数字式移位信号发生器212OOOC360F360360TNT若取FO360HZ，则每个计数脉冲表示1，满足相位测量绝对误差2的要求。相位测量原理图如图211所示。图211相位测量原理图212原理方框图相位测量仪原理方框图如图212所示。首先将同频信号AU1、BU2经运算放大器放大后，输入到过零比较器中。经过零比较器后的信号转变为方波信号，输入到FPGA芯片中。通过VHDL语言编程、下载到FPGA芯片并烧制，实现了测频、测相及频率和相位差显示的功能。图212低频数字式相位测量仪原理框图213原理图的设计与制作该部分是主要是通过FPGA和LM393来实现的。（1）通道输入信号调整电路考虑到用FPGA记脉冲数来测频，所以要把双极性的正弦波信号AU1、BU2通过过零比较器，变成单极性的方波信号AU1和BU2。电路图如图213所示。图213低频数字式相位测量、数字移相仪前端信号处理部分图中，U2A、U2B（TL082）的作用是提高输入阻抗，使输入阻抗大于1M。U1A，U1B（LM393）分别把两路输入的正弦波A、正弦波B（或则任意波形都可）通过过零比较，得到频率、相位与原波形相同的两路方波。R27、R28为上拉电阻，阻值可选10K。因比较器输出电压很小，在输出端接一上拉电阻可提高输出电压；为保护芯片不会因电流过大而烧坏，在芯片输入端接一限流电阻。为了满足20HZ20KHZ的要求，所以选用了响应时间小于STEP2PI/1023X0STEP2PIY1275SINX1275ZROUNDYZCOLUMNS1THROUGH10128128129130131131132133134135COLUMNS11THROUGH20135136137138138139140141142142COLUMNS1021THROUGH1024125126127127323程序流程图数字式移相信号发生器程序流程图如图322所示。首先通过开关选择调频、调相、调幅功能，然后相应的进行置数或调节。调相和调频通过拨盘码进行频率和相位的预置。调幅通过两个按键进行连续的增幅和减幅最后将相应的数据送入数码管显示。相位测量仪模块程序流程图如图323所示。首先判断两路输入信号的上升沿，如果上升沿到达则计数器开始计数，否则继续等待。在计数过程中继续判断第二路输入信号的上升沿是否到达，如果到达则将计数结果保存并且继续计数，直到第一路信号的下降沿到来后停止计数。图323相位测量仪模块程序流程图图322数字式移相信号发生器程序流程图Y开始信号输入是否为上升沿开始计数等待YN第二个上升沿到来N存储、计数是否为下降沿停止计数并显示YN33程序清单及仿真系统采用模块化设计，数字式移相信号发生器的软件设计分为一个顶层映射总模块和幅频控制、数据ROM、译码、显示四个子模块。通过XILINX的ISE42软件仿真将各子模块映射为原理图，后用数据线连接各子模块，如图332所示。相位测量仪程序清单与各模块的功能说明详见附录。相位测量仪顶层映射原理图如图331所示。图331相位测量仪顶层映射原理图图332数字式移项信号发生器顶层映射原理图4系统测试41测试仪器与设备测试用仪器与设备如表411所示。表411测试用仪器与设备仪器名称型号指标生产厂数量FPGA实验仪DPFPGA广州致远电子有限公司1双通道数字示波器绿扬YB4365100MHZ江苏扬中电子仪器厂1低频信号发生器GFG8216A20KHZ江苏扬中电子仪器厂1数字万用表UT20063位半深圳胜利公司1稳压电源DF1731SC2A030V江苏扬中电子仪器厂1计算机联想PC机P15G，256M内存联想公司142指标测试测试表中凡以“”标志代替的，均为无法测量到的数据。421幅值、频率、波形测量测量幅值先将数字式移相信号发生器输出接示波器，然后将数字式移相信号发生器的拨动开关拨到置幅档，调节按钮S1，S2，增加或减小幅值。测试方法低频信号发生器产生频率可调的正弦波，输入到相位测量仪的输入端A和B，调节低频信号发生器改变输出信号的频率，可通过数码管显示测量仪的实测频率。（1）相位测量仪输出频率测试测试数据如表421。（2）数字式移相信号发生器输出波形测试测试数据如表422。（3）数字式移相信号发生器与相位测量仪联调的测试将数字式移相信号发生器两路信号的输出接到相位测量仪的两输入端，进行数字式移相信号发生器与相位测量仪联调。422相位差测量测量相位差先将数字式移相信号发生器的AB两输出端与相位测量仪的AB两输入端连接，然后设置拨码盘，按下置数开关，相位测量仪的数码管显示频率，接着拨拨动开关，调到置相档，设置拨码盘，按下置数开关，相位测量仪的两数码管显示相位差和频率。表421相位测量仪输出频率测试表表422数字式移相信号发生器测试数据表被测量实际输入值测量值误差20100101001500500010001006000610K1005K0005频率（HZ）20K2005K0002543误差分析431相位误差（1）相位测量仪的相位误差时基误差A/D采样时，由于采样时钟不稳定或者受到干扰的影响，采样时间间隔不均匀，造成采得信号的时间间隔有偏差。噪声的混入相位测试中，被测正弦信号会不可避免地混入噪声，噪声信号叠加于正弦信号之上，使正弦波的过零点发生偏移。采用小波技术处理A/D采样后得到的信号，对混入的采集噪声及直流、谐波分量进行抑除，之后用两信号最大点的时间间隔求取相位差，可减小误差。（2）数字式移相信号发生器的相位误差相位量化误差由于波形是通过一系列有限的离散采样点表示的，这就不可避免地被测量预置值实测值误差（）00045453600081251245200038421521412000409相位差（）（F1KHZ）359356680006520200100100010001002000210K924K00076频率（HZ）20K1730K013503029800067151500025250200080353504000114幅值（V）（F1KHZ）5050000