数字电路(数字逻辑)期末试卷(第1套)及其答案

1、数字电子技术基础综合练习题（第1套） 一、 填空题(本题30分)1逻辑代数的基本运算有 、 、 三种。2组合逻辑电路的特点是：任意时刻的输出仅取决于该时刻的 状态，而与 的状态无关。3计数器不仅可用于对时钟脉冲进行 ，还广泛地用于 、 ；根据计数器中各触发器翻转的先后次序分类，可以分成 和 计数器。4请完成下列数制的转换（117）8=（ ）2； （A5）16=（ ）8；（25）10=（ ）2； （）2=（ ）105二十进制码又称 码，它是用 组成的一组代码来表示09十个数字，而代码之间则为 关系，如：（）8421BCD=（ ）106四位双向移位寄存器T4194的功能表见表1.6所示，当=0、S

2、1=S2=1时，电路实现 功能；要实现左移功能，应使 。表1.6 S1 S2工作状态0 清零1 0 0保持1 0 1右移1 1 0左移1 1 1数据并行输入 7. JK触发器的特性方程为Qn+1= , D触发器的特性方程为Qn+1= 。8图1.8为用JK触发器组成的移位寄存器，设电路的初态Q3Q2Q1Q0为1010，UI=“1”，问经过2个脉冲作用后，Q3Q2Q1Q0= ，第四个脉冲CP过后，Q3Q2Q1Q0= 。 图 1.89电路如图 1.9, F1= , F2= , F3= , F4= . 图 1.910F=AB+C（D+E），则其对偶式是 。二、 将下面各题化简成最简与或表达式（本题15

3、分，每小题5分）1.用公式化简Y1=2.Y2（A,B,C,D）=m(0,4,6,8,13)+d(1,2,3,9,10,11)3.Y3见图2.3。 图2.3三、 组合电路设计（本题10分）试用74LS151八选一数据选择器设计一个判断电路，判断四位二进制数A3A2A1A0能否被3整除。四、 作图题（共15分）写出图4.1电路的函数表达式，画出输出端的波形。 Qn+1= 图 4.1五、（本题15分）分析电路5.1计数器电路的功能，分别画出当M=0和M=1时的状态转换图，说明电路的进制，T4160是同步十进制加法计数器。功能表见表5.1 表5.1CPS1S2工作状态0 清零1 0 预置数1 10 1

4、 保持（包括C）1 1 0 保持（C=0）1 11 1计数 图5.1六、 图6.1所示计数器，写出驱动方程，状态方程，列出真值表，画出状态图、波形图。（本题15分） 图 6.1 数字电子技术基础综合练习题（第1套） 答案一、 填空题(本题30分，每空1 分)1. 与、或、非2. 输入状态， 电路原状态3. 计数，脉冲产生，定时报警，同步计数器，异步计数器4.（117）8=（）2 ；（A5）16=（245）8 （25）10=（11001）2； （）2=505.BCD 8421BCD码，十进制，466.清零，S1=1 S2=0 7.Qn+1=JQn, Qn+1=D8. 1011, 11119.10

5、.(A+B)(C+DE)二、 化简（本题15分，每小题5分）1Y1=2Y2=CDAB0001111000101111111013.Y3=AB三、（1）列真值表，写出输出函数的表达式设F为输出函数，A3A2A1A0能被3整除，F=1，否则F=0真值表如下：A3A2A1A0FA3A2A1A0F0 0 0 000 0 0 000 0 0 100 0 0 110 0 1 0 00 0 1 0 00 0 1 110 0 1 100 1 0 000 1 0 010 1 0 1 00 1 0 1 00 1 1 0 10 1 1 0 00 1 1 100 1 1 11F=Sm(3,6,9,12,15)（2）确

6、定判断电路与74LS151变量的对应关系设A3=A2，A2=A1，A1=A0，A0对应D0D7，F=Y（3）确定D0D7所接信号已知74LS151数据选择器的逻辑表达式为：Y=D0+D1+D2+D3+D4+D5+D6+D7比较Y和F表达式的对应项：D0=D2=D5=0，D1=D4=D7=A0，D3=D6=A0非（4）画逻图四、画图题Y=; Qn+1=; Qn+1=Qn Qn+1= 图 4.1五、当M=0时，电路用同步置数法构成计数器，无过度状态当输出为Q3Q2Q1Q0=1000时，被置成D3D2D1D0=0000，状态转换图如下： 00000001001000110100 10011000011101100101构成九进制计数器当M=1时，电路用异步复位法构成计数器，有过度状态当输出为Q3Q2Q1Q0=1000时，复位成0000，状态转换图如下；00000001001000110100 10011000011101100101其中1000为过度状态，故构成八进制计数器六、(本题15 分)时钟方程：CP0=CP，CP1=，CP2=CP驱动方程：D0=，D1=，D2=Q1Q2状态方程：Q0n+1=, CP上升沿 Q1n+1=，上升沿 Q2n+1=Q1Q0, CP上升沿真值表见表7.1Q2 Q