时序逻辑电路的分析和设计2.ppt

1、第六章 时序逻辑电路的分析和设计,6.1 时序逻辑电路基本概念 一. 时序逻辑电路的基本结构及特点： 时序逻辑电路概念：在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路的原来状态有关，因此，时序逻辑电路中必须包含有存储电路。,时序电路的基本结构框图：,X（X1,Xi）：时序逻辑电路的输入信号； Q（Q1,Qr）：存储电路的输出信号； Y（Y1,Yr）：存储电路的输入信号； Z（Z1,Zi）：时序逻辑电路的输出信号,信号之间的逻辑关系：,2.时序逻辑电路基本特点： 时序逻辑电路由组合逻辑电路和存储电路组成 时序逻辑电路中存在反馈，电路的工作状态与时间因素相关，即时序电路的输出由电路的输

2、入和电路的原态共同决定。,二. 时序逻辑电路的分类及特点： 同步时序电路：所有触发器共用一个时钟脉，触发器的状态变化与时钟同步； 异步时序电路：没有统一的时钟脉冲，一些触发器与时钟同步，一些不同步。 各自的特点：同步时序电路的速度高于异步时序电路，但电路结构复杂。,三. 时序逻辑电路功能的描述方法 1逻辑方程式：输出方程、驱动方程、状态方程。 2状态表：反映时序逻辑电路的输出Z、次态Qn+1和电路输入X、现态Qn间对应取值关系的表格。 3状态图：反映时序逻辑电路转换规律及相应输入、输出取值关系的图形。,4时序图：时序电路的波形图，它直观地描述时序电路地输入信号、时钟信号、输出信号及电路的状态转

3、换等在时间上的对应关系。,6.2 时序逻辑电路的分析方法 一.时序逻辑电路分析的一般步骤 1.根据电路写下列逻辑方程： 时钟方程；（同步可不写） 输出方程； 驱动方程。 2.将驱动方程带入相应触发器的特征方程，求的各触发器的次态方程，即时序电路的状态方程。 3.根据状态方程和输出方程，列出该时序电路的状态表，画出状态图和时序图。 4.用文字描述给定时序逻辑电路的逻辑功能。 上述步骤不是必须执行的固定程序，实际应用中可根据具体情况加以取舍。,二.同步时序电路的分析举例 例1：分析如图所示时序电路。,解： 写出各逻辑方程式(同步时序电路，各触发器CP信号的逻辑表达式可不写) 输出方程：, 驱动方程

4、：, 将驱动方程代入相应JK触发器的特征方程，求得各触发器得次态方程：, 列状态表、画状态图和时序图 列状态表：先填入电路现态Qn(本例为 )的所有组合状态以及输入信号X的所有组合状态，然后根据输出方程及状态方程，逐行填入当前输出Z的相应值，以及次态Qn1本例为,( )的相应值。,、,、,状态表如下,状态图:,说明：若X=0： a当现态,时，则当前输出Z0，在一个CP脉冲作用后，电路转向次态,b当,，则Z0，在CP作用后，,c当,，则Z0，在CP作用后，,d当,，则Z1，在CP作用后，,若X=1，电路状态转换的方向与X=0相反。, 设电路的初始状态为,，根据状态表和状态图，画,时序图。, 逻辑

5、功能分析：电路为一个可控计数器。当X=0时，进行加法计数，在CP的作用下，Q1Q0的数值从0011递增，每经过4个时钟脉冲后，电路的状态循环一次。同时在Z端输出一个进位脉冲，故Z为进位信号。当X1时，进行减1计数，Z为借位信号。,2.异步时序逻辑电路的分析举例 在异步时序逻辑电路中，由于没有统一的时钟脉冲，分析时必须注意，触发器只有在加到器CP端上的信号有效时，才有可能改变状态。否则，触发器将保持原有状态。因此，在考虑各触发器状态转换时，必须同时考虑驱动信号和CP端情况，即根据各触发器时钟CP的逻辑表达式及触发方式，确定各CP端是否有触发信号作用，有触发器信号作用，触发器状态改变，否则触发器保

6、持原态。,例1：分析下图逻辑电路。,解：电路中，FF1的时钟CP1未与时钟源CP相连，属异步时序电路。 写各逻辑方程式： 各触发器的时钟信号逻辑方程： FF0：CP0CP，上升沿触发； FF1：CP1Q0，仅当Q0由01时，Q1状态才可能改变，否则Q1状态保持。 输出方程：,。, 驱动方程：, 各驱动器的次态方程：,（CP由01时此式有效）,（Q0由01时此式有效）, 列状态表、画状态图和时序图, 状态表：（方法同同步时序电路，但应注意各触发器CP端的情况，即是否有上升沿作用。因此，可在状态表中分别列出各触发器CP的状况，无上升沿作用时CP用0表示）, 状态图：, 时序图：, 逻辑功能分析 由

7、状态图和时序图知，电路是一个异步四进制减法计数器，Z是借位信号。也可以把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为4TCP，脉宽为1TCP。,6.3 同步时序逻辑电路的设计方法 时序电路设计：根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序电路，是时序电路分析的逆过程，又称为时序电路综合。,.同步时序逻辑电路设计的一般步骤 根据给定的逻辑功能列出原始状态转换图 分析给定的逻辑功能，确定输入变量、输出变量及该 电路应包含的状态，并用S0、S1表示这些状态。 分别以上述状态为现态，考察在每一个可能的输入组合 下应转入哪个状态及相应的输出，便可求得符合题意的 状态图

8、。,2.简化状态（合并等价状态） 等价状态：在原始状态图中，在输入相同的条件下，两个 或两个以上的状态不仅有相同的输出，而且向同一个次态转换，则称这些状态是等价的。凡是等价状态都可合并。 3.状态编码（状态分配）并画出编码形式的状态图和状态表 状态编码：对简化的状态图中的每一个状态指定1个二进制 代码 4.确定触发器的类型和数目n,5.根据编码后的状态转换图和触发器的特征方程求电路 的输出方程和触发器的驱动方程； 6.画逻辑电路图，并检查自启动。,（M：原始状态个数）,二.同步时序逻辑电路设计举例 例1：设计一序列脉冲检测器，要求当连续输入110，输出1， 否则出0。 解：由题意，该电路有一个

9、输入、一个输出。设输入信号 为X，输出为Y。,1根据给定的逻辑功能确定列出原始状态转换图；,电路在连续收到信号110时，输出为1，其他情况输出为0， 因此要求该电路能记忆收到输入为0、收到一个1、连续收到 两个1、连续收到,110后的状态，由此可见，该电路应有4个,S0：输入为0时电路状态（初始状态）； S1：收到一个1时的状态； S2：连续收到两个1时的状态； S3：连续收到110时的状态。,状态：,状态转换情况：,原始状态图如图所示:,状态化简： S0和S3是等价状态：当输入 X=0时，输出Z都为0，且次 态转向S0；当输入X=1时， 输出Z都为0，且次态转向S1 合并S0、S3为S0.

10、得简化状态图：,3.状态编码、编码状态表：,2.选择触发器：选用JK触发器，个数为2个。,4.确定2个触发器的驱动方程及电路的输出方程： 由JK触发器的功能表或状态转移图列激励表（驱动表）：, 根据编码状态表和激励表，画各触发器驱动信号及电路输出信号的真值表。, 利用卡洛图化简各触发器J、K端和电路输出端Z的逻辑 表达式，得各触发器的驱动方程及电路的输出方程。,得激励方程输出方程:,5.画逻辑电路、检查自启动。,当电路进入无效状态10后，由触发器驱动方程和输出方程知： 若X=0，则次态为00；若X=1，则次态为11。这两种次态均为有效状态，电路能自动进入有效序列； 但从输出上看，若电路在无效状态10，当X=0时，Z=1，这是错误的。为了消除这个错误，需