IO端口地址译码PPT课件

1、1,信息工程学院 电子信息工程教研室,微机原理与接口(第5章,2,5.2 I/O端口地址译码技术,主要内容 5.2.1 I/O端口及其编址方式 5.2.2 I/O端口地址分配 5.2.3 I/O端口地址译码,3,5.2.1 I/O端口及其编址方式,端口（port）：是接口电路中能被CPU直接访问的寄存器。 端口的种类：数据口、状态口、命令口,I/O端口和I/O操作 1）I/O端口,2）I/O操作,本质：I/O端口的操作,端口地址编址方式 1）统一编址（存储器映象方式,原则：M与I/O共用整个地址空间；I/O端口与存储单元等同M与I/O地址不重叠 优点：I/O 可有较大编址空间，易扩展； I/O

2、操作指令类型多、功能齐全； 缺点： M的地址空间受限； I/O指令较长，执行速度较慢,Motorola系列、 Apple系列、 部分小型机,本章首页,4,5.2.1 I/O端口及其编址方式（续,2）独立编址（I/O映象方式、专用I/O指令方式,PC系列、 Z-80系列,原则：M与I/O分开编址、互不干扰M与I/O地址不重叠 优点：M空间不受I/O空间影响；有专用I/O指令（程序清晰）；I/O指令短，执行速度快 缺点： I/O指令种类有限， I/O空间不易扩展,独立编址方式的端口访问 1）I/O指令,输入 IN AL ,PORT IN AL ,DX IN AX ,PORT IN AX ,DX,输

3、出 OUT PORT ,AL OUT DX ,AL OUT PORT ,AX OUT DX ,AX,注意事项 PORT范围（长格式）：00HFFH 数据寄存器：AL/AX 端口间址寄存器（短格式）：DX,本章首页,5,5.2.1 I/O端口及其编址方式（续,2）I/O端口访问,设某输出设备的状态READY（高有效）可由端口PORTS中读出（D7位），数据端口地址为PORTD，编写程序段，将内存中BUF单元的内容输出给该设备,WAIT：MOVDX ,PORTS INAL ,DX ANDAL ,80H;读取状态字，判断READY1？ JZWAIT;READY0，等待,MOVDX ,PORTD MO

4、VAL ,BUF OUTDX ,AL;将数据输出到端口PORTD,本章首页,6,5.2.2 I/O端口地址分配,I/O接口硬件分类 1）系统板上的I/O芯片 定时/计数器、中断控制器、DMA控制器、并行接口等 2）I/O扩展槽上的接口控制卡 软驱卡、硬驱卡、声卡、视卡等,I/O端口地址分配 PC微机I/O地址：A0A15，非完全译码，地址空间（1KB）：0003FFH PC机：前512个（A90）分配给系统板；后512个（ A91）分配给扩展槽 AT机：前256个（00HFFH）分配给系统板；后768个分配给扩展槽 具体分配如表所示,I/O端口地址选用原则 1）凡是系统配置占用了的地址一律不能

5、使用 2）计算机厂家申明保留的地址最好不要使用 3）可用留作实验卡的地址：300H31FH；最好用地址开关,本章首页,7,系统板上接口芯片的端口地址,扩展槽上接口控制卡的端口地址,I/O端口地址分配表,本章首页,8,5.2.3 I/O端口地址译码,I/O地址译码电路工作原理及作用 1）地址译码电路的作用 作用：地址控制信号 接口芯片的选择信号 常用控制信号：SHBE、 、AEN、 、 AEN0：避免在DMA期间，由DMA控制器对这些以非DMA方式传送的端口执行DMA操作 2）地址译码电路的输出信号 输出信号：低电平有效 I/O地址译码方法 片间选择：高位地址控制信号 片选信号 片内端口选择：低

6、位地址直接与接口芯片地址线相连,高位地址、 低位地址的划分,本章首页,9,5.2.3 I/O端口地址译码（续,I/O端口地址译码电路设计 地址范围：n根地址线未参与译码，译出地址含2n个,本章首页,例：PC机系统板上的端口地址译码电路（为每个接口芯片分配一个含有32个地址的地址范围,10,5.2.3 I/O端口地址译码（续,各芯片的地址,8237：00H1FH 8259：20H3FH 8253：40H5FH 8255：60H7FH 写DMA页面寄存器：80H9FH 写NMI屏蔽寄存器：A0HBFH,2）可选式端口地址译码 比较器地址开关 原理：当比较器输出有效（相等）时，译码输出有效 分析S0、S2闭合时译码输出地址,本章首页,11,5.2.3 I/O端口地址译码（续,本章首页,NOTE：由开关控制的地址才能改变,使用跳接开关,异或门地址开关 原理： 若要求异或门的输出C1， 则两个输入端逻辑电平反， 即：若开关S闭合，则Ai1； 否则，Ai 0 若要求异或门的输出C0，则两个输入端逻辑电平相同， 即：若开关S闭合，则Ai0；否则，Ai 1,12,5.2.3 I/O端口地址译