存储器功能部件的设计与实现

1、存储器功能部件的设计与实现一、实验目的1、学习QuartusII软件的基本操作2、理解存储器的基本原理和过程3、设讣岀存储器功能部件并对设计的正确性进行验证二、实验容1、设计出功能完善的存储器功能部件，并对设讣的正确性进行验证。具体要求如下：（1）用图形方式设计出存储器功能部件的电路原理图（2）测试波形要用时序仿真实现，验证存储器的读、写操作（3）写、读操作至少要访问到4个不连续的存储单元，即先向4个以上不连续的存储单 元中写入不同的数据，再依次读岀（4）将设计文件封装成器件符号（5）存储器的数据宽度最好为16位 2、存储器扩展实验，具体如下：（1）用图形方式设计岀存储器功能部件的电路原理图（

2、2）用数据宽度为4或8,地址宽度为6的存储器，扩展成数据宽度为16,地址宽度为 8的存储器（3）测试波形要用时序仿貞实现，验证存储器的写、读操作，要访问到所有的存储器器 件，即如果存储器的扩展设计用了 8个存储器器件，就要用至少8个不同的数据， 访问8个不同地址的存储单元，而这8个不同地址的存储单元，分别位于8个存储 器器件中（4）将设计文件封装成器件符号三、实验装置安装有QuartusII软件的PC机1台。四、实验原理（1）存储器功能部件设计利用参数化宏功能模块LPM_RAM_DQ设计16位存储器相对简单，只需要在存储模块左 义LPM_RAM_DQ的参数数据位数LMP_WIDTH为16位、地

3、址位数LMP_WIDTHAD为8 即可左义成相应容量的存储器。ParameterVallieL?M ADDRESS COMTRCL WREGOTLPI.FLEIIIDATA蜩SWLPU NUMWORDSLPM.OUTDATA腹ISWLPy W16LPUJTO.DAJ在该设计中需要说明的是，为了方便将设计的存储器模块用到总线系统中，所设计的模块 要具有数据暂存和三态输出的功能，因此在存储器数据输入端需要添加数据暂存功能，在存 储器数据输出端需要添加三态输出功能，即还要用到74213、74244芯片作为存储器的输入 和输岀。（2）存储器扩展实脸存储器扩展实验要求在利用参数化宏功能模块LPM_RAM

4、_DQ设计存储器时数据位数 LMP_WIDTH设巻为4或8、地址位数LMP_WIDTHAD为6,再利用这样设汁的存储器模 块进行字扩展（地址宽度扩展）和位扩展（数据宽度扩展），最终实现数据宽度为16、地址 宽度为8的存储器。五、设计六、实验结果(1)原理图Fs.v Y.W2 ITtm. ;-?.2CM m rs|i i i i焉為3 8 3 SJ S 8 S3 8 252-5O1-sg-09 .i诗ms11：s :哲 m.1.J|cu0oronctcrJ.ADESS.COIFROLYivoino wl4|2P0PSs匕箔旨 V 0 厂厂L沪戶该师 b N 0 / rU 55od .dpH数据暂

5、存功能：用1个74273作为8位地址的数据暂存器，用2个74273作为16位数据的数据暂存器。从 总线上输入的数据首先存入这3个暂存器中，再通过写功能将数据写入存储器中相应地址。 三态输出功能：用2个74244作为16位数据的三态输出。打开三态门，给出读信号和地址，从存储器中的相应地址里的数据读出打入总线。存储器：用一个LPM_RAM_DQ芯片。LPM.WIDTH设置为16,表示数据位数为16位， LPM_WIDTHAD设置为8,表示地址位数为8位。data端接2个74272组成的数据暂存器, address接1个74274组成的地址暂存器，q端接2个74244组成的三态输出。（2）波形仿真写

6、功能:将clka打开，在a中输入8位地址，0012、0044、0013、00 A Ao将clkd打开，在训中输入16位数据，对应上而的4个地址，1234、AB2C、3F4A. 23DA。 将淸零端设置为无效将存储器的写使能WRE打开，写控制WR打开，读控制RD关闭，数据写入相应的地址。 读功能：将clka打开,在a冲输入8位地址，0012、0044、0013. OOAAo将存储器的写使能WRE关闭，写控制WR打开，读控制RD打开，且WR在RD之前，输 出端0山读出相应地址的数据。（3）器件封装 Simulation Report - Simulation WaveformsI Q THREE. / t 纟 THREE:了 ：:a15.0工纟4 in15.O:乡&:尸：?-纟:乡B影. i,Jr -ji-z. /j i a15.0out15.0WRE WR RD clka clkd CLRN GN七、实验总结通过这次实验，我们更加了解了存储器的工作原理，以及存储器在写存储和读存储的过程。 在连线过程中我也能够更加熟练地连接线，有了很大的收获。同时加强了