第5章时序逻辑电路思考题与习题题解

1、思考题与习题题解5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关 ：与电路原来所处的状态无关 ：时序逻辑电路任何时刻的输出信号，与该时刻的输入信号程 去;与信号作用前电路原来所处的状态有关 。（2）构成一异步2进制加法计数器需要_ 个触发器，一般将每个触发器接成卫 数或厂 型触发器。讣数脉冲输入端相连,高位触发器的CP端与邻低位0端 相 连。（3）一个4位移位寄存器，经过 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过_J_个时钟脉冲CP后可串行输岀4位数码。（4）要组成模15计数器，至少需要采用 4个触发器。5-2判断题（1）异步时序电路的各级触发器类型不同

2、。（X ）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（X ）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（V ）（4）计数器的模是指构成计数器的触发器的个数。（X ）5-3单项选择题（1）下列电路中，不属于组合逻借电路的是（D）。A.编码器 B.译码器 C.数据选择器 D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者（B ）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳尬状态D.输出只与内部状态有关（3）在下列逻傅电路中，不是组合逻辑电路的有（D ）0A.译码器 B.编码器 C.全加器 D.寄存器（4）

3、某移位寄存器的时钟脉冲频率为lOOKHz,欲将存放在该寄存器中的数左移8 位，完成该操作需要（B ）时间。uS uS uS（5）用二进制异步计数器从0做加法，计到十进制数178,则最少需要（C ）个触 发器。（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分 频器至少需要（B ）个触发器。（7）位8421BCD码计数器至少需要（B ）个触发器。5-4已知图5-62所示单向移位寄存器的CP及输入波形如图所示，试画出ft.、0、0厂03波形（设各触发初态均为0） o申行输出并行输出久 un图5-62題5-4图解：电路组成串行输入、串行输出左移移位寄存器，根据题意画出波

4、形如下:D。III2U III61 I LJI0 I LJI0I I II图题解5F5-5图5-63所示电路由74HC164和CD4013构成，在时钟脉冲作用下，Q） 依次变为高电平。试分析其工作原理，并画出Q Q?的输出波形。Qi Q Q? Q3 Q4 Q5 Q?74HC164L_COn I Q c 8-4HCR/T!5P+ Vnn CP图5-63題5-5图1234567891011图题解5-55-6试分析图5-64所示电路的逻辑功能，并画岀0、0、0的波形。设各触发器的初始状态均为0。图5-64题5-6图解：根据题意画出波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功 能依然

5、是3位异步二进制递增计数器。图题解5-65-7试分析图5-65所示的时序电路的逻辑功能，写岀电路的驱动方程、状态转移方程,画岀状态转移图，说明电路是否具有自启动特性和逻辑:功能。设各触发器的初始状态均为OoCP图 5-65 题 5-7解:（1）驱动方程:J=Q；Q；，心=1：J=Q；，K=QW J2 = Q；,心=0。（2）状态转移方程：er1 =瓯反:an+1 = Nq:; + 甌 oH: er1 =页00+q运。（3）状态转移图：ill f000 - 001-010 f 011-100101-110（4）偏离状态的自启动检査。该无效状态是（111）,将其代入状态转移方程可计算得：。伫0汽。

6、阳=000。此电路有自启动特性。（5）该电路为同步七进制递增计数器。5-8试分析图5-66所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程, 画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为OoFloFBIFF2图 5-66 题 5-S解：（1）驱动方程：A = Ko=l； J、= K）= QqQ? ； J2 = QQ 001- 010 f Oil-* 100 f 101IJmio（4）偏离状态的自启动检査。该无效状态是（110, 111）,将其代入状态转移方程可得，此电路有自启动特性。（5）该电路为同步六进制递增计数器。5-9试分析图5-67所示的时序

7、电路的逻辑功能，写出电路的驱动方程、状态转移方程 和输出方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。FFoFFi图 5-67 题 5-9解：（1）驱动方程：D. =AS e（）o（2）状态转移方程：Q；=AQf: er1 = AQ-a。（3）输出方程：F = AQ（4）画岀状态转移图：（5）由状态图可知，该电路受A控制，当A = 1时电路不能自启动，只有出现00 =10 时，将尸送回到0）端，电路才可自启动（需要增加一个非门）。（6）该电路为同步三进制计数器。5-10试分析图5-68所示时序电路，写出电路的驱动方程、状态转移方程和输出方程, 画出状态

8、转移图，说明电路逻辑功能。设各触发器的初始状态均为0。图 5-68 题 5-10解:（1）驱动方程：70 = /C（） = 1 ： J Q；。（2）状态转移方程：Q；J =忑；Q1； = AQ：；（3）输出方程：F = AQ：+A0Q：（4）画出状态转移图：M 0/0111/0i/o| 0/02 0/0 2（5）由状态图可知，该电路是可逆计数器，当4 = 0时，作递增计数器，当A = 1时, 作递减计数器。5-11试分析图旷69所示时序电路，写出电路的驱动方程、状态转移方程和输出方程, 画出状态转移图。设各触发器的初始状态均为0。解：（1）驱动方程：0 = X ：0=Q：。（2）状态转移方程：

9、q賈=x: er* = 0（3）输岀方程：Z = X Q您（4）画出状态转移图。5-12试用负边沿JK触发器和最少的门电路，实现图图5-70所示的乙和厶输岀波形。图5-70題5-12图题解5-12 (a) /Z1Z1 |/01/01|解：由图可知乙、Z?均以4个为周期，因此所设计电路必须是周期性循环输出的,于是，根据驱动方程及输出方程可画出所设的电路逻借图如图题解5-12 (b)解所示。ZZ2且具有自启动能力。其状态转换图如图题解5-12 (a),状态真值表如表解所示。 表解0 Q：；er*Q賈乙JK|K00010010100XX1 (1101X1 10011XX11100XXX111图题解5

10、T2 （b）5-13已知电路如图5-71所示，设触发器初态为0,试画出各触发器输岀端0（）、Q和02的波形。F%FFi1 -J QTQYCPCCPKQ3Q0图 5T1 题 5-13FF -D Q- -CP 解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑Q作 为FF的淸零端信号。CPG 0e2图题解5-135-14已知电路如图5-72所示，设触发器初态为0,试画岀在连续7个时钟脉冲CP作 用下输出端0（）、0、0和Z的波形，分析输出Z与时钟脉冲CP的关系。D QD QCPYCPR Q5-0R Q图 5-72 题 5-14解：（1）列各触发器驱动方程：Do=N； 0 = Q

11、： （2）状态转移方程：q；+i = er ； qt = q;。R = Q： , Qo变为0时，淸零信号有效，0状态被淸零。（3）输出方程：Z = CP + （4）画输出波形。cp-jj-pyLmtrLTLJ01 (|1) 1 11Z_n图题解5-14结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。5-15图5-73是由两个4位左移寄存器A、B、与门” C和JK触发器耳）组成，A寄存 器的初始状态为030200。=11，B寄存器的初始状态为030200。=111，Fd的初 态Qd =0,试画岀在CP作用下图中0A、0B、Y 0的波形。图 5-73 题 5-15解：移位寄存器B的0阳接Du

12、b，数码在CP作用下不断地循环，的状态依次为。移位寄存器A的输入状态叭=030阳，根据给左的初始值，在CP作用下，03A的状态依次是1，Yc的波形由Q3A与Q3B决定。所求波形如图题解5-14o* II_I I _I IOn !MMMr图题解5-155-16试分析如图5-74所示逻辑图，构成模几的讣数分频电路。CP图 5-74 题 5-16解：通过分析复位信号的产生及复位控制的关系得出如下状态转移图，因此该电路为模 M=7计数分频电路。0000- 00010010-00111001 0100t X t |10000111*-010 J 01015-17试用集成中规模4位二进制计数器74HC16

13、1采用复位法（异步淸除）及宜数法（同 步宜数）分别设计模M二12的计数分频电路。解：（1）用复位法实现；（2）用置0000法实现；（3）用宜1111法实现：（4）用置任意 数（例1000）法实现：（5）用进位输出置最小数实现。(e图题解5T75-18由2片74HC161组成的同步计数器如图5-75所示，试分析其分频比（即Y与CP 之频比），当CP的频率为20kHz, Y的频率为多少图 5-75 题 5-18解：该电路其模为6xl6,+4xl6=100,经D触发器2分频后，电路的分频系数为200 : lo若CP的信号频率为20kHz,则输岀Y的频率等于lOOHzo5-19试分析如图5-76所示由两片4位双向移位寄存器74HC194器件构成的7位串行- 并行变换电路的工作过程。并行输出图 5-76 题 5-19解：电路工作前先淸零。第1个CP信号到来后，由于08=0致使S|=l,移位寄存 器进行并行输入，宜入标志数002030405060702 =01111111，且使S】=0。从第2个 CP信号输入开