数字时钟毕业设计汇总

1、邢台职业技术学院毕业设计论文摘 要数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的 事 。关键字：数字钟校时时间显示定时目 录绪 论 ：.11.设 计 目 的 .12.设 计 功 能 要 求 .13.电 路 设计 .23.1 设计 方 案 .23 . 2 单 元 电 路 的 设 计 .23.2. 1

2、主 体 电 路 部 分 .23.2.1.1振 荡 电 路 .23.2.1.2计 数 电 路 .63.2.1.3校 时 电 路 .123.2.1.4译 码 与 显 示 电 路 .133. 2. 2 扩 展 功 功 能 电 路 的 设 计 .153. 2. 2. 1 自 动 报 整 点 时 数 电 路 .154.1 主 体 电 路 部 分 .174.2 扩 展 电 路 部 分 .175.总 结.18参 考 文 献 .18致 谢 .19绪 论 ：我们每天都要用到时钟。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面：（ 1）从生产机械表转为石英电子表；（ 2）曾占据中国消费市

3、场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；（ 3）数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义 。1. 设计目的设计一种多功能

4、数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：自动报整点时数的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这 两部 分 都 有 一 个 共 同 特 点就 是 它 们 都 要 用到 振荡 电 路 提 供 的 1Hz 脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。2. 设计功能要求基本功能：（ 1）时的计时要求为

5、“12 翻 1”，分和秒的计时要求为 60 进制（ 2）准确计时，以数字形式显示时，分，秒的时间（ 3）校正时间扩展功能：自动报整点时数3. 电路设计3.1 设计方案1根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图 1所示。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路整点报时振荡器分频器主体电路扩展电路图 1由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满 60

6、 后向分计数器个位进位，分计数器计满 60 后向小时计数器个位进位并且小时计数器按照“12 翻 1” 的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩 展电路必须在主体电路正常运行的情况下才能进行扩展功能。3.2 单元电路的设计数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。3.2.1主体电路部分主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部

7、分组成。下面将对各部分电路进行设计。3.2.1.1振 荡 电 路2振 荡 电 路 由 振 荡 器 和 分频 器 产 生 1Hz 时钟 脉 冲 和 扩 展 部分 所需的频率，下面对振荡器和分频器两部分进行介绍。（ 1）振荡器数字电路中的时钟是由振荡器产生的。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它 利用某种反馈方式产生时钟信号。对 数字电路 来 说 ， 振 荡 器 的 输出 的 幅度 范 围 为 0v 5v 的 方 波 信 号 而 不是 锯齿波、三角波或其他形式。典 型的振荡器是弛豫振荡器，它通过一个 RC网络将反相器的输出反馈回来并存在

8、一定的工作延迟时间。基本的电路如A图 2 所示。A12127404R 17404R 2C图 2在上述电路中，RI-C 网络由第一个反相器驱动，具有 RC特性曲线的响应信号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定的延迟时间再次通过 RIC反馈回来，直到电容电压再次达到门限电压为止。用施密特触发器输入器件（如 74HC04），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态改变时，电容的充电电压会超过5V。从 这一点来说，输出电压会改变电容

9、的充电电压，直到电容两端的电压变为 74HC04 的门限电压（2.5V ）为止。振荡器输出状态的改变发生在电容上的电压达到 2.5V 时。在设计中所用的振荡器的电路图如图 3 所示。该电路能产生 1MHz 的 方 波 脉 冲 振 荡 信号 。31MHZ5-25pFAAA 7404121212740474041K0.01uF图 3（ 2）分频器分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号，如 仿 电 台 用 的 1KHz 的 高 频 信 号和 500Hz 的 低 频 信 号

10、等 . 在此 电 路 中作为分频器的元件是:CD4518 。CD4518 可以组成二分频电路和十分频电路。用 CD4518 组成二分频的电路如图 4；用 CD4518 组成十分频的电路如图 5；在本次设计中所用的分频器的电路图如图 6。电 路经过十分频后将晶振来的 1MHz 的 振荡 脉 冲 变 为 1Hz 的脉 冲信 号 ， 该 信 号 作 为 计 数 器 的计 数脉冲使用。Q 4Q1输 出ENQ 4输 入输 入Cr CP输 入Cr CP输 出清 零图4图541MHZ AAA232ENQ032ENQ03ENQ0141414CKQ1CKQ1CKQ1555Q2Q27Q276766CLRQ3CLR

11、Q31KHZCLRQ310HZ4518100KHZ45184518AAA2Q032ENQ032EN3EN4141Q01Q1CKQ1CK4CK55Q1Q2Q2576767Q21HZ6CLRQ310KHZCLRQ3100HZCLRQ3451845184518图 6输 入输 出CKCREN上 升 沿LH加 计 数LL上 升 沿加 计 数下 降 沿LXXL上 升 沿保上 升 沿LL持HL下 降 沿XLX全 为 L5上表:CD4518的功能表振荡器和分频器两部分构成振荡电路，它的电路图如图 7所示。根据图 7可知电路的工作原理是：石英晶体振荡器提供的频率为 1MHz， CD4518 组 成 十 分 频

12、电路 。 并 且 一 个 CD4518 可以 组 成 两个十分频电路即：CD4518 的引脚 2 与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个十分频电路。晶振的输出接入第一块 CD4518 的 输 入 引 脚 2， 经 过一 次 十分 频 ， 频 率 变 为 100KHz 。 输出引脚 6 接入同一块 CD4518 的引脚 10 经第二次分频，频率变为10KHz 。 输 出 引 脚 接 人 第 二块 CD4518 的 输 入 引 脚 2 再 经一 次 分 频 ，频 率 变 为 1KHz 。 这 样 经过 六 次分 频 最 后 可 以 得 到 1Hz 的 频率 。1 MH

13、Z5 -2 5 pFAAA7 4041212121 K7404740 40.0 1 uFAAA2ENQ032ENQ032ENQ03141414CKQ1CKQ1CKQ1555Q2Q2Q2767676CLRQ3CLRQ3CLRQ31 KHZ1 0HZ4 5181 00 KHZ451 84518AAA2ENQ032ENQ032ENQ03141414CKQ1CKQ1CKQ1555Q2Q2Q27676761 HZCLRQ3CLRQ3CLRQ31 0KHZ100HZ4 518451 84518图 73.2.1. 2计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不

14、仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“12 翻 1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈6信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从 00，01，02， ，59 计数时，反馈门不起作用，只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为 60 的循环计数。下面将分别介绍 60 进制计数器和“12 翻 1”小时计数器。（一）60 进制计数器电路如图 8所示2198291111A81AB

15、C D74LS92_2B C D74LS90_5Q Q QQQQQQ)12A B1212A B(K K(K K000099R RC CRRRRC C674123674111GND+5VGND+5V图 8电路中，74LS92 作为十位计数器，在电路中采用六进制计数； 74LS90 作为个位计数器在电路中采用十进制计数。当 74LS90 的 14 脚 接 振 荡 电 路 的 输 出脉 冲 1Hz 时 74LS90 开始 工 作 ，它 计时 到 10 时向十位计数器 74LS92 进位。下面对电路中所用的主要元件及功能介 绍 。十进制计数器 74LS9074LS90是二五十进制计数器，它有两个时钟输

16、入端CKA和 CKB。其 中，CKA和 Q0组成一位二进制计数器；CKB和 Q3Q2Q1组成五进制计数器；若将 Q0与 CKB相连接，时钟脉冲从 CPA输入，则构成了 8421BCD 码十进制计数器。74LS90 有两个清零端 R0（1）、R0（ 2），两个置 9 端 R9（1）和 R9（ 2），其 BCD码十进制计数时序如表 1，二五混合进制计数时序如表 2，74LS90 的管脚图如图 9。72R0(1)3R0(2)612R9(1)QA79R9(2)QB8QC1411CKAQD1CKB74LS90图 9表 1BCD 码十进制计数时序表 2二五混合进制计数时序CKQDQCQBQACKQAQBQ

17、CDQ0000000000异1000110001步2001020010计3001130011数4010040100器50101510007601106100147011171010L8100081011S991001911002所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一 异步计数器 74LS92 是 二六十二进制计数器，即 CKA和 Q0组成二进制计数器，CKB和 Q3Q2Q1在 74LS92 中为六进制计数器。当 CKB和Q0相连，时钟脉冲从 CKA输入，74LS92 构成十六进制计数器。74LS92 的管脚

18、图如图 10。86R0(1)QA12711R0(2)QB9QC148CKAQD1CKB74LS92图 10（二） “12 翻 1”小时计数器电路（1）电路如图 11所 示311U9AU10D 74LS 007 4LS 001256+ 5 vQQ474LS 74ASDC D12D3CLK5 4U 9 B6R 13. 3K+ 5V12133267QQQ0Q1274LSP P P P1150191474LS00G N D11323R TC CL/UD3PLCCKE4 511C P98U 8 D74LS 04图 11“12 翻 1”小时 计数器是按照“010203040506 0708 0910 11

19、 1201”规 律计数的，计数器的计数状态转换表如表 3 所示。9表 3“12 翻 1”小时计时时序十 位个 位十位个 位CKQ10Q03 Q02 Q01 Q00CKQ10Q03 Q02 Q01 Q00000000801000100001901001200010010103000111010000400100111000150010112100106001101300001700111（二）电路的工作原理由表可知：个位计数器由 4位二进制同步可逆计数器 74LS191 构成，十位计数器由双 D触发器 74LS74 构成 ，将它们组成 “12翻 1”小时计数器。由表可知：计数器的状态要发生 两次

20、跳跃：一是：计数器计到 9，即个位计数器的状态为 Q03Q02Q01Q00 =1001 后，在下一计数脉冲的作用下计数器进入暂态 1010，利用暂态的两个 1即 Q03Q01使个位异步置 0，同时向十位计数器进位使 Q10 =1 ；二是计数到 12 后，在第 13 个计数脉冲作用下个位计数器的状态应为 Q03Q02Q01Q00 =0001 ，十位计数器的Q10 =0 。第二次跳跃的十位清“0”和个位置“1”的输出端 Q10、Q01、 Q00来产生。对电路中所用的主要元件及功能介绍。 D触发器 74LS74在电路中用到了 D触发器 74LS74 ，74LS74 的管脚图如图 12。4APRE25

21、D74LS74Q3CLKCLRQ6110图 12下面将介绍一些有关触发器的内容：触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本RS触发器触、JK 触发器、D触发器和 T触发器。这几种触发器都有集成电路产品。其中应用最广泛的当数 JK 触发器和 D触发器。不过，深刻理解 RS触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上，JK 触发器和 D触发器是 RS触发器的改进型，其中 JK 触发器保留了两个数据输入端，而 D触发器只保留了一个数据输入端。D触发器有边沿

22、 D触发器和高电平 D触发器。74LS74 为一个电平 D触发器。 计数 器 74LS19174LS191 的管脚图如图 134CTENMAX/MIN12513D/URCO143CLKQA112LD74LS191 QB1561AQC7BQD10C9D图 13113.2.1.3校 时 电 路（一）电路如图 14所示11U 10D7 4L S0081 21 33U11AU10C74 LS0074 L S009U 8E12S2/M 2 Q21 01 H Z1 01174 LS 04R 3C1 S13. 3 k0. 01 u FG N D+ 5 V图 14（二）电路的工作原理校时电路的作用是：当数字钟

23、接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控 制 ， 使 计 数 器 对 1Hz 校 时脉 冲 计数 。“ 慢 校 时 ” 是 用 手 动 产生 单脉冲作校时脉冲。图中 S1 校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表 4所示，校时脉冲采用分频器输 出 的 1Hz 脉 冲 ， 当 S1 或 S2 分 别 为 “ 0 ” 时 可 以 进 行 “ 快 校 时 ”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校

24、时”。表 4校时开关的功能S1S2功 能11计 数10校 分00校 时表 4（ 三）对电路中所用的主要元件及功能介绍12在此电路中，用到的元器件有两块四 2输入与非门 74LS00、一块六反相器 74LS04、两个电容、两个电阻以及两个开关。（1）四-2 输入与非门 74LS00集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00 与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值 。开门电平：指与非门输出处于额定低电平时

25、允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数

26、，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。3.2.1.4译码与显示电路（一）电路如图 15 所示134BI/RBOa131aDPY5122RBIbba3113LTccfb7104gAdd195Beeec2156dCff6147LEDgnDgg74LS48DPY_7-SEG图 15（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和 BCD7 段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元

27、件及功能介绍（ 1）译 码器 74LS48在电路中用的译码器是共阴极译码器 74LS48 ，用 74LS48 把输入 的 8421BCD 码 ABCD 译成 七 段输 出 a-g ， 再 由 七 段 数 码管 显示 相应的数。 74LS48 的管脚图如图 16。在管脚图中，管脚 LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT 为灯测检查，用 LT可检查七段显示器个字段是否能正常被点燃。BI 是灭灯输入，可以使显示灯熄灭。RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO 是共用输出端，RBO称为灭零输出端，可以配合灭零输出端 RBI，在多位十进制数表示时，把多余零

28、位熄灭掉，以提高视图的清晰度。也可 用 共 阴 译 码 器 74LS248 ， CD4511 。（ 2 ）显 示 器 SM421050N在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N 的管脚功能图如图DPYbacfgbdeedcfgLEDgnDPY_7-SEG图 17主体电路部分是由上面的以上的各个单元电路组成的。3.2.2扩展功功能电路的设计3.2.2.1自动报整点时数电路（一）电路的工作原理报整点时数电路的功能是：每当数字钟计时到整点时发出音响，并且几点响几声。实现这一功能的电路主要有以下几个部分。减法计数器：完成几点响几声的功能。即从小时

29、计数器的整点开始进行减法计数，直到零为止。编码器：将小时计数器的 5 个输出端 Q4、 Q3、 Q2、 Q1、Q0按照“12 翻 1”的编码要求转换为减法计数器的 4个输入端 D3、 D2、D1、 D0所需要的 BCD码。在电路图中编码器是由与非门实现的组合逻辑电路。其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由 5变量的卡若图可得。15D 0 Q0 D1 Q4Q1 ?Q1Q4D 2Q2 ?Q4Q1D 3Q3 ?Q4分进位脉 小时计数器输出 减法计数器输入CKQ 4Q3Q2 Q1 Q0D3 D2D1 D01000 0 10001200 01000 103000 1 100114

30、001 0 001005001 0 10101600 11001 107001 1 10111801 00010 009010 0 110011010 000101 011100 0 1101 112100 1 0110 0编码器的真值表D0D1D2D3逻辑控制电路 控制减法计数器的清“0”与置数，控制音响电路的输入信号。减 法 计 数 器 选 用 74LS191 ， 74LS191各控制端的作用如下。LD 为置数端。当 LD=0时将小时计数器的输出经数据输入端D0D1D2D3的数据置入，RC为溢出负脉冲输出端.当减法计数到“0”时，RC输出一个负脉冲。U/D 为加/减控制器。U/D=1 时减

31、法计数。CKA为减法计数脉冲,兼作音响电路的控制脉冲。逻辑控制电路由 D 触发器 74LS74与多级与非门组成。其工作原理是：接通电源后按触发开关 S，使 D 触发器 74LS74清0，即 1Q=0 。该清“0”脉冲有两个作用：一是，使74LS191的置数端LD=0 ，即将此对应的小时计数器输出的整点时数置入 74LS191 ；二是，封锁 1KHz 的 音 频信 号，使 音 响 电 路 无 脉 冲 输 入 。当 分 十 位 计 数器 的进位脉冲下降沿到来时，经过 G1 反相，小时计数器加 1。新的小时数置于 74LS191 ，分十位计数器的进位脉冲的下降沿到来时又使74LS74 的状态翻转，1

32、Q 经 G3、 G4延时后，74LS191 进行减法计数，计数脉冲由 CK0 提供。CK0=1时 音 响 电路 发 出 1KHz 声 音 ，当 CK0=0 时停响。当减法计数到 0时，使 D触发器的 1CK=0 ，但16是触发器的状态不改变。因为分十位计数器的进位脉冲仍为0，CK=1 ，使 D 触发器翻转复“0”，74LS191又回到置数状态，直到下一个分十位计数器进位脉冲的下降沿来到。实现自动报警的功能。如果出现某些整点数不准确，其主要原因是逻辑控制电路的与非门延时时间不够,产生了竞争冒险的现象，可以适当增加与非门的级数或接如小电容进行滤波。4.1 主体电路部分振荡电路部分用的 1MHZ的晶振产生 1MHZ的频率经过 74LS90 组成的二-五-十的分频器，可很好的扩展部分所需的频率。只是要用六块 74LS90 ，后来我查了手册，发现 4518 有两片十进制分频器，功能与 74LS90 又基本上相同，这样就可少用集成块，减少时间延时。在 现 用 电 路 调 试中 ，晶 振的 输 出 频 率 为 1MHz ，用 三 片 CD4518 组成了六级十分频电路，在调试中我对每级分路进行了测试。在第一