计算机系统结构试题A.doc

1、计算机系统结构试题（A）（计 02 级本科2005 年 1 月）班别 _ _姓名 _ 学号 _总分 _一、（ 20 分）选择题：1 、在计算机系统结构来看，机器语言程序员看到的机器属性是（C）。A) 计算机软件所要完成的功能B) 计算机硬件的全部组成C) 编程要用到的硬件知识D) 计算机各部件的硬件实现2 、对汇编语言程序员透明的是（A ）。A)I/O 方式中的 DMA 访问方式B) 浮点运算C) 程序性中断D) 存取操作数3 、用循环表示PM2 -1 的互连函数，应该是（ A）。A)（6420 ）（7531）B)（0246）（1357 ）C)（01234567 ）D)（76543210 ）4

2、 、在提高 CPU 性能的问题上，从系统结构角度，可以（C）。 P10A) 提高时钟频率B) 减少程序指令条数C) 减少每条指令的时钟周期数D) 减少程序指令条数和减少每条指令的时钟周期数5 、能实现指令、程序、任务级并行的计算机系统属于（D）。A)SISDB)SIMDC)MISDD)MIMD6 、计算机系统结构不包括（ A）。 P4A) 主存速度B) 机器工作状态C) 信息保护D) 数据表示7 、 一次重叠 中消除 指令相关 最好的方法是 (A )。A) 不准修改指令B) 设相关专用通路C) 推后分析下条指令D) 推后执行下条指令8 、重叠寄存器技术主要用于解决在RISC 系统中因（B）而导

3、致的问题。 P121A)JMP 指令影响流水线B)CALL指令的现场保护C) 只有 LOAD 和 STORE 指令带来的访问存储器不便D)存储器访问速度10 、推出系列机的新机器，不能更改的是（A ）。A) 原有指令的寻址方式和操作码B)系统的总线的组成C) 数据通路宽度D)存储芯片的集成度11、在流水机器中，全局性相关是指（D ）。A) 先写后读相关B) 先读后写相关C) 指令相关D) 由转移指令引起的相关12、下列说法不正确的是（D ）。A) 线性流水线是单功能流水线B) 动态流水线是多功能流水线C) 静态流水线是多功能流水线D) 动态流水线只能是单功能流水线13、结构不对称的静态互联网络

4、是是（A ）。A) 线性阵列B) 环网C) 立方体网络D) 全连接网络14、在系统结构设计中，提高软件功能实现的比例会（C）。A) 提高解题速度B) 减少需要的存储容量C) 提高系统的灵活性D) 提高系统的性能价格比15、多处理机主要实现的是（B ）。 P500A) 指令级并行B) 任务级并行C) 操作级并行D) 操作步骤的并行16、虫蚀寻径以流水方式在各寻径器是顺序传送的是（C）。A) 消息B) 包C) 片D) 字节17、BSP 计算机的并行处理机有16 个处理单元，并行存储器的存储体个数为（D ）。 P463A)16B)1C)32D)1720、ILLIAC 是一种（ C ）。A) 流水线处

5、理机B) 指令重叠处理机C) 阵列处理机D)多处理机二、（ 10 分）判断题：1、对计算机系统中经常使用的基本单元功能，宜于用软件来实现，这样可降低系统的成本。( F )2、由于 RISC 简化了指令系统，因此，RISC 上的目标程序比CISC 上的目标程序要短一些，程序执行的时间就会少一些。 （ F）3、流水线调度是看如何调度各任务进入流水线的时间，使单功能线性流水线有高的吞吐率和效率。（ T）4、无论采用什么方法， 只要消除流水线的瓶颈段，就能提高流水线的吞吐率和效率。 (F )5、在满足 Cache 与主存的一致性方面，写回比写直达法好。（F）6、在多处理机上， 各个任务的执行时间不同时

6、， 在个处理机总的运行时间均衡的前提下，取不均匀分配，让各处理机所分配的任务数要么尽量的多，要么尽量的少，这样，才可使总的运行时间减少。 （ F ）7 、Cache组相联映象的块冲突概率比直接映象的高。（F）8 、要使线性流水线的实际吞吐率接近于理想的最大吞吐率，应将子过程数分得越多越好。 （ F）9 、在系列机内可以将单总线改为双总线，以减少公共总线的使用冲突。( F )10 、0-15共 16个处理单元用 Cube 2 单级互连网络互连，第10 号处理单元将连到第8 号处理单元。（F）三、（10 分） 如果某计算机系统有 3 个部件可以改进，则这三个部件经改进后的加速比分别为： S1=30

7、 ，S2=20 ， S3=10 。（ 1 ）如果部件 1 和部件 2 改进前的执行时间占整个系统执行时间的比例都为 30% ，那么，部件 3 改进前的执行时间占整个系统执行时间的比例为多少， 才能使 3 个部件都改进后的整个系统的加速比Sn 达到 10？（ 2 ）如果 3 个部件改进前执行时间占整个系统执行时间的比例分别为30% 、 30% 和 20% ，那么， 3 个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？四、（ 10 分）一台模型机共有7 条指令，各指令的使用频率分别为35% ，25% ，20% ，10% ，5% ， 3%和 2% ，有 8

8、 个通用数据寄存器，2 个变址寄存器。（ 1 ）要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。（ 2 ）设计 8 字长的寄存器 -寄存器型指令 3 条， 16 位字长的寄存器 -存储器型变址寻址方式指令 4 条，变址范围不小于 127 。请设计指令格式，并给出各字段的长度和操作码的编码。解：（ 1）要使得到的操作码长度最短，应采用 Huffman 编码，构造 Huffman 树如下：0.350.250.200.100.050.030.020.600.050.100.200.401.00由此可以得到 7条指令的编码分别如下：指令出现的频率编 码135%00225%0

9、1320%10410%11055%111063%1111072%11111这样，采用Huffman 编码法得到的操作码的平均长度为：H = 2 (0.35+0.25+0.20) + 3 0.10 + 4 0.05+ 5 (0.03 + 0.02) =1.6+0.3+0.2+0.25=2.35（ 2）设计 8位字长的寄存器 -寄存器型变址寻址方式指令如下，因为只有 8个通用寄存器，所以寄存器地址需 3位，操作码只有两位，设计格式如下：233操作码 OP源寄存器 R1目的寄存器 R2三条指令的操作码分别为00， 01， 10设计 16 位字长的寄存器-存储器型变址寻址方式指令如下：4318操作码

10、OP通用寄存器变址寄存器偏移地址四条指令的操作码分别为1100 ， 1101 ， 1110 ， 1111五、（10 分） 在页式虚拟存储器中，一个程序由P1 P6 共 6 个页面组成，系统分配给这个程序的主存只有4 个页面。在程序开始执行之前，P1 至 P4 已经装入主存。程序执行过程中依次访问到的页面如下：P1，P2 ， P3，P4 ，P5，P3 ，P6，P5 ，P2， P1 ，P5，P2 ，P4，P1 。采用 LRU 页面替换算法对这4 页主存进行调度。(1) 画出主存页面替换和命中的情况表。(2) 计算两种页面替换算法的页命中率。(3) 假设每个数据平均被访问10 次，采用LRU 页面替

11、换算法，为了使页面失效率小于10 -5 ，计算页面大小至少应该为多少？六、（10 分） 有一个 4 段流水线，如下图所示：S1S2S3S4其中，段S1 和 S3 的执行时间均为200ns, 段 S2和 S4 的执行时间均为 100ns 。（ 1）分别使用公式和时空图求连续流入4 条指令的实际吞吐率和效率。（ 2）若瓶颈段S1 可使用细分方法改造，瓶颈段S3 可使用并联方法改造，对改造后的流水线，分别使用公式和时空图求连续流入4 条指令的实际吞吐率和效率七、（10 分） 设向量长度均为 64，在 CRAY-1 机上所用浮点功能部件的执行时间分别为：相加 6 拍，相乘 7 拍，求倒数近似值 14

12、拍；从存储器读数 6 拍，打入寄存器及启动功能部件各 1 拍，问下列各指令组， 组内的哪些指令可以链接？哪些指令不可链接？不能链接的原因是什么：分别计算出各指令组全部完成所需要的拍数。(2)V0存储器(4)V0存储器(1)V0存储器V2 V0*V1(3)V1 V2+V3V3存储器V2 V0*V1V1 1/V0V4 V5*V6V4 V2+V3V3 V2+V0V3 V1*V2V5 V3+V4V5 V3+V4八、（10用 Cubei分） 假定有 128 个处理器多级网络代替损坏的这一级,采用 PM2I 多级网络互连,试说明最多需要几级,若网络中的Cubei 网络 ?5i=2的1 级损坏 ,拟九、（10 分） A 和 B 都是元素为浮点表示的64 64 的二维数组，一次浮点加法的计算过程可由取数、求阶差、对阶、尾数加、规格化和存数共6 个段组成，若每个段的执行时间均为t，请分别求出在下列结构不同的处理机上完成C=A+B 所需的时间及相对于顺序