数字电子技术课件

1、数字电子技术课件书名：数字电子技术 ISBN： 978-7-111-32235-1出版社：机械工业出版社本书配有电子课件数字电子技术 ppt 课件数字电子技术课件第第3章章 组合逻辑电路组合逻辑电路编者：胡祥青数字电子技术 ppt 课件数字电子技术课件本章要点本章要点 目的与要求：目的与要求： 掌握组合逻辑电路的定义、特点和研究重点、功能描述；掌握组合电路的分析方法和设计方法。 重点与难点：重点与难点： 组合电路的分析方法和设计方法。数字电子技术 ppt 课件数字电子技术课件3.1 概述 组合逻辑电路是指在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。 组合逻辑电

2、路可以有一个或多个输入端，也可以有一个或多个输出端，其示意框图如图3-1所示。在组合电路中，数字信号是单向传递的，即只有从输入到输出的传递，没有从输出到输入的反传递，所以各输出只与各输入的即时状态有关，没有存储记忆功能。生活中电子密码锁，银行取款机等都是组合电路的实例。数字电子技术 ppt 课件数字电子技术课件组 合逻辑电路X1Xn.y1ym图3-1 组合逻辑电路的框图数字电子技术 ppt 课件数字电子技术课件3.2 组合逻辑电路的分析与设计方法 3.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 1.基本分析方法 所谓逻辑分析就是给定逻辑电路，确定逻辑功能。 组合逻辑电路的分析步骤是：

3、 （1）给定逻辑电路输出逻辑函数式 一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。 数字电子技术 ppt 课件数字电子技术课件 （2）列真值表 根据最简输出逻辑函数式，列出函数真值表（3）分析逻辑功能 通常通过分析真值表的特点来说明电路的逻辑功能。 上述组合逻辑电路的分析过程如图3-2所示。确定电路逻辑功能已知组合逻辑电路输出逻辑表达式最简输出表达式列真值表 图3-2 组合逻辑电路的分析过程数字电子技术 ppt 课件数字电子技术课件2.举例 例3-1分析图3-3所示逻辑电路的功能。&PC

4、ABP2&P3P4P1图3-3 例3-1逻辑图 数字电子技术 ppt 课件数字电子技术课件 解：（1）写出输出逻辑函数表达式（逐级写，并且适当运用公式，变成便于写真值表的与或表达式）：CBAABCCBAABCABCCABCBABCAPPPPABCCCPPABCBBPPABCAAPPABCP)(;3211413121数字电子技术 ppt 课件数字电子技术课件 （2）列真值表将 、 、 各种取值组合代入式中，可列出真值表，见表3-1。 （3）逻辑功能分析 分析以上真值表，可以发现，当三个输入逻辑变量、取值一致时，电路输出1，否则，电路输出0。这是一个对输入信号取值进行判断的电路，称为“一致判断电路

5、”。ABC数字电子技术 ppt 课件数字电子技术课件 表3-1 例3-1真值表 输入变量输出变量ABCP00010010010001101000101011001111数字电子技术课件 例3-2 分析图3-4所示组合逻辑电路的功能。 =1=1=1ABCDFF1F2图3-4 例3-2逻辑图数字电子技术课件 解：（1）写出该组合逻辑电路的输出逻辑表达式)(;2121DCBADCBAFFFDCFBAF数字电子技术课件 （2）列出真值表，见表3-2。 （3）逻辑功能分析 分析真值表可知：当四个输入信号中1的个数为奇数时，输出为0；当四个输入信号中1的个数为偶数时，输出为1。所以这是一个四位输入信号的奇

6、偶校验电路。 数字电子技术课件表3-2 例3-2真值表输入变量输出变量输入变量输出变量ABCDFABCDF00001100000001010011001001010100111101100100011001010111101001101111000111011111数字电子技术课件3.2.2 组合逻辑电路的一般设计方法 1.基本设计方法 所谓设计就是按设计要求画出逻辑图。设计过程大致如下： （1）逻辑抽象 根据要实现的逻辑功能，通过对已知条件的分析，确定输入、输出变量；定义逻辑状态的含义，以二值逻辑的0、1两种状态分别表示输入河输出变量的两种不同的逻辑状态；根据给定逻辑问题的因果关系，列出真值

7、表。数字电子技术课件 （ 2）写出逻辑表达式 根据真值表，求出输出函数的逻辑表达式，并进行变换和化简，得到需要的最简表达式。 （3）画出逻辑电路图 根据表达式，画出逻辑图，用要求的门电路实现电路功能。 整个设计过程如图3-5中的框图所示。实际问题的逻辑抽象列真值表求出输出表达式并化简变换画出逻辑电路图 图3-5 组合逻辑电路的设计过程数字电子技术课件 1.设计举例 （1）单输出组合逻辑电路的设计 例3-3利用与非门设计一个 、 、 三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权。 解：1）逻辑抽象。设 、 、 三个人，表决同意时用1表示，不同意时用0表示； 为表决结果，

8、提案通过用1表示，通不过用0表示，同时还应考虑 具有否决权。由此因果关系，列出真值表，见表3-3。ABCABCFA数字电子技术课件 表3-3 例3-3真值表输入变量输出变量ABCF00000010010001111000101111011111数字电子技术课件 2）写出逻辑表达式。先根据真值表写出逻辑表达式的与或式，因该题要求利用与非门实现，再将表达式化为与非表达式： 3）画出逻辑图，如图3-6所示。ACBCABBCACABABCCABCBABCAF数字电子技术课件 图3-6 例3-3逻辑图FCAB&数字电子技术课件 例3-4 用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种

9、灯分别单独工作或黄、绿灯同时工作时属正常情况，其它情况均属故障，出现故障时输出报警信号。 解：设红、绿、黄灯分别用 、 、 表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用表示，灯正常工作时其值为0，灯出现故障时其值为1；根据逻辑要求列出真值表，见表3-4。ABC数字电子技术课件 表3-4 例3-4真值表数字电子技术课件 根据真值表写出逻辑函数表达式： 化简为 用与非门实现，再化为与非表达式 ABCCABCBACBAFACABCBABBACCCABCBACBAABCCABABCCBAF)()(ACABCBAF 数字电子技术课件 由此得逻辑图，如图3-7所示。ABCF&111数字电子技术课件

10、(2）多输出组合逻辑电路的设计 例3-5 旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。 解：设输入变量为 、 、 ，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用 、 、表示，为1表示允许特快列车发车，为1表示允许直快列车发车，为1表示允许普客列车发车。根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表，见表3-5。ABC1F2F3F数字电子技术课件 表3-5 例3-5真值表数字电子技术课件 分别写出输出函数 、 、

11、的逻辑表达式 将逻辑表达式化简为1F2F3FCBAFBABCACBAFAABCCABCBACBAF321CBAFBAFAF321数字电子技术课件用非门和与非门实现该逻辑功能的电路如图3-8所示。F3AF2&11F1BC图3-8 例3-5逻辑图数字电子技术课件3.3 常用组合逻辑电路实例 有一些完成编码、译码、求和、数据选择等功能的组合逻辑电路在各类数字系统中经常大量地被采用。为了使用方便，目前已经将这些电路标准化，并制作成中规模的单片集成电路产品，常用的有编码器、译码器、数据选择器、加法器、比较器等。这些集成电路具有通用性强、兼容性好、工作稳定可靠等优点，被广泛采用。本节介绍它们的工作原理、功

12、能及其使用方法。数字电子技术课件3.3.1 编码器 数字电路中，需要将具有某种特定含义的信号变成代码，利用代码表示具有特定含义对象的过程，称为编码。能够完成编码功能的器件，称为编码器。 1.二进制编码器 二进制编码器是用n位二进制代码对 个信号进行编码的电路。以3位二进制编码器为例。输入为 为8个需要编码的信号，高电平请求编码有效，即当某一个输入端为高电平时，就输出与该输入端相对应的代码； 、 、 为三位二进制代码，输出与该输入端相对应的原码，其真值表见表3-6。由于该编码器有8个输入端，3个输出端，故称8线-3线编码器。n270 II2Y0Y1Y数字电子技术课件表3-6 3位二进制编码器真值

13、表输入变量输出变量I7I6I5I4I3I2I1I0Y2Y1Y00000000100000000010001000001000100000100001100010000100001000001010100000011010000000111数字电子技术课件 本例中编码器输入信号是高电平即“1”有效，也有低电平即“0”有效的编码器。输出为原码，也有输出反码的。从真值表可看出，该编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱。这就是说 ， 这8个编码信号是相互排斥的。70 II数字电子技术课件 8线-3线编码器的逻辑示意

14、图如图3-9所示。数字电子技术课件 2二十进制编码器 人们习惯用十进制，而数字电路只识别二进制，则需要相互转换。二十进制编码器的功能是将十进制数码转换为8421BCD码。输入为10个互斥的数码， 高电平有效；输出为原码，4位二进制代码。真值表见表3-7。 输入十进制数输出8421BCD码 A B C D00000100012001030011401005010160110701118100091001数字电子技术课件 3优先编码器 普通的编码器在某一时刻只允许有一个有效的输入信号，若有两个或两个以上的输入信号请求编码，输出端会发生混乱。为解决这一问题，设计出优先编码器。优先编码器允许多个有效输

15、入信号同时存在，并根据事先设定的优先级别不同，编码器只接受输入信号中优先级别最高的编码请求，而不响应其它的输入信号。下面以集成3位二进制优先编码器74LS148为例，说明优先编码器的工作原理及使用方法。数字电子技术课件 74LS148是8线-3线的编码器，编码信号输入端为 ，输入低电平0有效；输出为反码。优先级别 为最高， 次之，其余依次类推， 的级别最低。当 时，其余输入信号不论是0还是1都不起作用，电路只对进行编码，输出 ，为原码111的反码，其余类推。真值表见表3-8。 70 II7I6I0I07I000012YYY7I数字电子技术课件表3-8 集成3位二进制优先编码器74LS148的真

16、值表 数字电子技术课件 电路增加了部分使能端：使能输入端 (低电平有效)、使能输出端 (高电平有效)，使能端 、 配合可以实现多级编码器之间的优先级别的控制。 为扩展输出端，是控制标志。 表示输出编码有效； 表示输出编码无效。STSYEXY0EXY1EXYSTSY数字电子技术课件引脚图如图所示VC C YS YE X I3 I2 I1 I0 Y0I4 I5 I6 I7 S T Y2 Y1 G N D 16 15 14 13 12 11 10 97 4 L S 1 4 8 1 2 3 4 5 6 7 8 6 7 9 15 147 4 L S 1 4 8 5 4 3 2 1 13 1 2 1 1

17、1 0数字电子技术课件将两片74LS148扩展成16线-4线优先编码器，连接方法如图3-11所示。 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEX YS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEX YS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 & & & & 数字电子技术课件3.3.2 译码器 把具有特定意义信息的二进制代码翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码是编码的逆过程，是一种多输入、多

18、输出组合逻辑电路。常用的译码器电路有二进制译码器、二十进制译码器和显示译码器等。 1二进制译码器 将输入二进制代码译成相应输出信号的电路称为二进制译码器。数字电子技术课件 二进制译码器的输入端为个，输出端为个，对应于输入代码的每一种状态，个输出中只有所对应的一个产生有效电平（设计时可确定高电平“1”有效，也可确定低电平“0”有效），其余输出全为无效电平。这种译码器又称为n线- 线译码器。下面以3线-8线译码器为例，说明译码器的工作原理及扩展使用。n2数字电子技术课件 3线-8线译码器的输入为3位二进制代码，输出是8个互斥的信号，其真值表见表。 数字电子技术课件由真值表可得输出逻辑表达式为012

19、70126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY数字电子技术课件 从输出逻辑表达式，可看出：二进制译码器的输出提供了输入变量的全部最小项的非， 。（若输出高电平有效，则 ，提供了输入变量的全部最小项），亦即将输入二进制代码的各种状态都译出来了。因此，二进制译码器又称全译码器，或变量译码器。 集成3线-8线译码器有74LS138，其引脚图及逻辑示意图如图3-12所示。输入端 、 、 为二进制代码，输出端 ，低电平有效；还增加了三个使能端 （高电平有效）、 （低电平有效）和 （低电平有效）。 iimY iimY 2A1A0A

20、07YYASTBSTCST数字电子技术课件74LS138引脚图及逻辑示意图 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引脚排列图(b) 逻辑功能示意图数字电子技术课件 74LS138真值表数字电子技术课件 利用使能端，可将两片74LS138扩展成4线 - 16线

21、译码器。 、 、 、 为输入四位代码，将 与高位片的 和低位片的 、 相连，同时将低位片的 和高位片的 、 ，便组成了4线一16线译码器，工作情况如下： 当 时，低位片工作，这时， 输出由输入二进制代码 决定。由于高位片的 而不能工作，输出 都为高电平1。 当 时，低位片的 不工作，输出 都为高电平1。高位片的 ， 处于工作状态，输出 由输入二进制决定。3A2A1A0A3AASTBSTCST1AST0BST0CST03A07YY012AAA03 ASTA815YY13A13 ASTB07YY13 ASTA0CBSTST815YY数字电子技术课件两片74LS138的级连 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11