硬布线设计试验报告

1、计算机组成原理实验报告实验名称：使用硬连线控制器的 CPU设计专业班级：计算机科学与技术 2010211301学生姓名：贾晓冬宋丽君杨嘉宁肖迪月实验时间：2012.06目录1教学目的、实验设备与任务1.1教学目的31.2实验设备31.3 设计与调试任务 32总体说明42.1硬连线控制器的基本原理42.2指令系统42.3控制台指令52.4数据通路52.5控制器指令周期流程图52.6控制台控制信号及作用 63 设计方案 73.1 说明及流程图 73.2 逻辑状态表 84 设计的实现 1.0 4.1 ABEL 源代码 104.2 组装、调试及管脚连线 114.3 数据测试及结果 135 本次设计的体

2、会 1.4.一、 教学目的、实验设备与任务教学目的1. 融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综 合运用，加深对计算机系统各模块的工作原理及相互联系的认识。2. 掌握硬连线控制器的设计方法3. 学习运用大容量可编程器件开发技术，掌握设计和调试的基本步骤和方法,体会ISP技术的优点。4. 培养科学研究能力，取得设计与调试的实践经验实验设备TEC-5计算机组成原理实验系统一台Pen tium3以上微型计算机一台逻辑测试笔一支设计与调试任务1. 按给定的数据格式和指令系统，利用大容量 ISP可编程器件，设计一台硬布 线控制器组成的处理机2. 根据设计，在TEC-5实验系统中

3、进行调试。3. 在调试成功的基础上，整理出设计图纸和其他文件停止 时钟指令寄有器徵捧作控制信号B1硬朕站胡器结构方框團、总体说明1、硬连线控制器的基本原理硬布线控制器的基本原理是，每个微操作控制信号 S是一系列输入量的逻辑 函数，即用组合逻辑电路来实现，S = f（ Im, Mi, Tk, Bj ）其中Im是机器指令操作码译码器的输出信号，Mi是节拍信号发生器的节拍信号，Tk是时序信号发生器的时序信号，Bj是状态条件判断信号。在TEC 5实验系统中，时序信号Tk（ T1 T4）已经直接输送给数据通路； 因为机器指令系统比较简单，操作码只有4位，省去操作码译码器，用Im直接作为操作码，即指令寄存

4、器的IR4 IR7信号。Mi的来源就是时序模块的节拍信 号，例如W3 W1 0 Bj的信号包括：来自数据通路中运算器 ALU的进位信号 C;来自控制台的开关信号 SWC、SWB、SWA ;其他信号。其中C、SWC、SWA和SWB信号在微程序控制器中同样存在。每个控制信号的函数式都是上述输入信号的逻辑表达式，因此可以用组合逻 辑构造电路。只要对所有控制信号都设计出逻辑函数表达式，这个硬布线控制器的 方案也就得到了。2、指令系统，由老师幻灯片中给出名称助记符功能指令格式R/ R6 R5 R4R2 R3R1 R0加法ADD Rb, RsRd+Rs Rd0 0 0 0RS1 RS0RD1 RD0减法S

5、UB Rd,RSRd-Rs Rd0 0 0 1RS1 RS0RD1 RD0MUL Rd,RsRd*Rs Rd0 0 10RS1 RS0RD1 RD0逻辑与AND Rd,RsRd&Rs Rd0 0 11RS1 RS0RD1 RD0存数STA Rd,RsRd Rs0 10 0RS1 RS0RD1 RD0取数LDA Rd,RsRs Rd0 10 1RS1 RS0RD1 RD0无条件转移JMP RsRs PC10 0 0RS1 RS0X X条件转移JC D若C=1则 PC+D PC10 0 1D3 D2D1 D0停机STP暂停运行0 110X XX X中断返回IRET返回断点10 10X XX

6、 X开中断INTS允许中断10 11X XX X关中断INTC禁止中断110 0X XX X3、控制台指令SWCSWBSWA操作000启动程序（PR）001写存储器（WRM）010读存储器（RRM）011写寄存器（WRF）100读寄存器（RRF）4、数据通路nRiR5、控制器的指令周期流程图由老师幻灯片给出rro svc sib n1010QllIRF：OOHRI4M:00100100TRMi00011001RP：rro svc sib nQllOIOQIRF：0011WH:0QQ9 IDQI眦00901010RP：000( I00Q亠丄11SKIPSKIPCHElHXSlJtJS#IITJ

7、SSTOiJWLDPC9們 BLitIIai.cI.RMCH .flIJi/mSTJWSSaa.#SUjEBSlt giftI.R,0sv oustCELSI.R/BTIkAM.IMJSftTJ SKTPSI IBJSpSI IBJSpfJMtHIDftlTJSSTOTJCEUSi.R/wrt曲I1OTJ SKIPSKIS'SKIS'SI卫O刖瞎=oSXPSI BLSBauHSKIPCEflft.DIMTJMiTJIJMK.Vi* I黑 BUSSUWSARMTJ000( I00Qx»lSKU1SKU1lira13TJ SSl'DSSTOSSTOSSID6、控制

8、台控制信号及作用控制信号信号有效条件C在加法和减法运算时产生的进位信号RAMBUS存储器数据送数据总线DBUS信号。为0时将指令送往指令总线IBUSALU-BUSALU输出三态门使能信号，为0时将ALU运算结果送DBUSRS-BUS_通用寄存器右端口三态门使能信号。为0时将RF的B端口数据送DBUSSW-BUS将SW7-SW0的数据送往DBUSLDRi双端口寄存器堆写入信号。为1时将数据总线上的数据再T3的上升沿写入由WR1/WR0指定的寄存器LDDR2对操作数寄存器DR2进行加载控制信号。为1时在T2的上升沿将由 RS1、RS0指定的寄存器中的数据打入 DR2对操作数寄存器DR1进行加载控制

9、信号。为1时在T2的上升沿将由RD1、RD0指定的寄存器中的数据打入 DR1LDDR1LDAR_对AR进行加载的控制信号，为0时在T2的上升沿将数据总线上的 数据打入ARAR 1AR+1LDPC程序计数器PC接受来自DBUS的地址PC 1PC+1LDIR将来自RAM的指令打入指令寄存器IRTJ停机命令，关闭时序信号SKIP使节拍发生器在任意状态卜直接跳到最后1拍S3/S2/S1/S0选择ALU的运算类型M选择ALU的运算模式：M=1时逻辑运算，M=0时算术运算CnALU最低位的+1信号，为0时，ALU最低位LRW_当LRW=1且CEL=0时，对双端口存储器左端口进行读操作当LRW=0且CEL=

10、0时在T2节拍对左端口进行写操作CEL双端口存储器左端口使能信号。为0时允许对左端口读、写CER双端口存储器右端口使能信号。为0时将指令送往指令总线IBUS三、设计方案1、说明硬布线控制器以节拍为时间单位，1拍是从时序T1的上升沿到T4的下降沿 的一段时间。在硬布线控制流程图中，1个执行框代表1拍。决定执行一条指令需要的节拍数，要根据所有指令而定。既不能只考虑某些 需要最多节拍的指令，也不能只考虑节拍数最少的指令，一般要根据大多数机器指令所需的节拍数而定，设计才比较合理。在本实验中，由于选用3拍对大多数指令就够用，所以节拍发生器产生 3个节拍信号（W1 W3 ）。统一用3拍执行1 条机器指令后

11、，对于所需节拍较少的的指令，为减少浪费，在时序电路中加入了一 个控制信号SKIP的输入，该信号的作用是使节拍发生器在任意状态下直接跳到最 后1拍（W3 ）。这样，设计控制流程时，在所需节拍较少的的指令流程的适当位 置使SKIP控制信号有效，多余的节拍就可以跳过，从而提高了性能。机器指令选用3拍以后，将一条机器指令的执行化为占用两条（或者更多）机器指令的节拍，执行一条指令就可以占用 W1、W2、W3、W1、W2、W3。为 了区分一条指令的两个不同阶段，我们加了个 ST内部信号作为标志位，当STO=O 时，标志执行指令的前3个节拍，当ST0=1时，标志执行指令的后3个节拍。同 时设置了一个SSTO

12、信号作为ST信号的触发信号。具体流程图如下:RP:1000ADD(0000) SUB(0001)AND(0010) STA(0011) LM(OtOO) JC(OIOI)STP(OllO) OUTfOlll)PC*1lddriLDDR2MlDDR2UWRl L0DR2RSJBUS#阴UWiS-BUS# AMT12、逻辑状态表STO01SffKIAE£fB?W删WB?nffl)SUBSIAimJC(C=0)JC&l)STfOUTSSTOHI13CEL*U1itfK13CEE#肥I卅r卅iiII卅W-BIE#牡13ALHUS#KRS-BUS#髯ffl-W附粘nM3flURi粘83

13、IBH313IW牴股U)DHKLDAE#12AR+1H3陷imIBB3蹈PC+1V3曙¥31312nIE腔W3tVII:卅11VIVITJK11nKnKSKFWI卅S3 V3IBnS2KnSI咼SOn«3粘：Hn时四、设计的实现( ABEL-HDL )1、 ABEL 语言源代码如下：MODULE ControllerDECLARATIONS"输入管脚 SWC,SWB,SWA PIN;IR7,IR6,IR5,IR4 PIN;W1,W2,W3,MF,T1,C,CLR PIN;"输出管脚RAM_BUS_,ALU_BUS_,RS_BUS_,SW_BUS_,LDI

14、R,LDAR_,AR_1,LDPC_,PC_1,S3,S 2,S1,S0,Cn_,M,LDDR2,LDDR1,TJ,SKIP,CEL_,CER_,LRW_, LDRi PIN;"自定义MF1,SSTO NODE ISTYPE 'COM'RUN,STO NODE ISTYPE 'REG'RRF,WRF,RRM,WRM,RP,ADD,SUB,AND,STA,LDA,JC,STP,OUT NODE ISTYPE 'COM'CLK=.C.;EQUATIONSMF1=!CLR&MF#T1&CLR;RUN:=CLR;RUN.CLK=

15、MF1;STO:=CLR&SSTO#CLR&STO;STO.CLK=MF1;SSTO=!STO&W3&RUN;"指令译码 RRF=SWC&(!SWB)&(!SWA);WRF=(!SWC)&SWB&SWA;RRM=(!SWC)&SWB&(!SWA);WRM=(!SWC)&(!SWB)&SWA;RP=(!SWC)&(!SWB)&(!SWA);ADD=(!IR7)&(!IR6)&(!IR5)&(!IR4)&RP&STO;SUB=(!IR7)

16、&(!IR6)&(!IR5)&IR4&RP&STO;AND=(!IR7)&(!IR6)&IR5&(!IR4)&RP&STO;STA=(!IR7)&(!IR6)&IR5&IR4&RP&STO;LDA=(!IR7)&IR6&(!IR5)&(!IR4)&RP&STO;JC=(!IR7)&IR6&(!IR5)&IR4&RP&STO;STP=(!IR7)&IR6&IR5&(!IR4)

17、&RP&STO;OUT=(!IR7)&IR6&IR5&IR4&RP&STO;"管脚译码LRW_=!(RRF#WRF#WRM)&STO&W1#STA&W3);CEL_=!(RRF#WRF#RRM#WRM)&W1&STO#(STA#LDA)&W3);CER_=!(RRF#WRF)&W2&STO#W1&RP&STO);RAM_BUS_=!(RRM&W1&STO#W3&LDA);ALU_BUS_=!(W3&(ADD#SUB#A

18、ND#STA);RS_BUS_=!(W3&(RRF&STO#OUT#JC&C)#W2&(STA#LDA);SW_BUS_=!(W3&(!STO)&(RRF#WRF#RRM#WRM#RP)#W3&STO&WRF#W1 &STO&(RRF#WRF#WRM);LDRi=W3&(WRF&STO#ADD#SUB#AND#LDA);LDDR2=W2&(ADD#SUB#AND);LDDR1=W2&(ADD#SUB#AND#STA);LDAR_=!(W3&(!STO)&(RRF#WR

19、F#RRM#WRM)#W2&(STA#LDA);AR_1=W3&STO&(RRM#WRM);LDPC_=!(W3&(!STO&(RRF#WRF#RP)#JC&C);PC_1=W3&(ADD#SUB#AND#STA#LDA#STP#OUT)#W2&JC;LDIR=!CER_;TJ=W1&STO&RRM#W2&STO&WRF#W3&(!STO)&(RRF#WRF#WRM)#STO &(RRF#WRF#WRM)#STP#OUT);SKIP=W1&(!STO)&(RR

20、F#WRF#RRM#WRM#RP)#STO&(RRM#WRM);S3=W3&(ADD#AND#STA);S2=W3&(SUB#STA);S1=W3&(SUB#AND#STA);S0=W3&(ADD#AND#STA);M=W3&(AND#STA);Cn_=!(W3&SUB);END2、组装与调试对程序进行编译，无误后下载到芯片连线，调试连线按照 ABEL 程序里面对管脚的定义连线 第一步：检查全部硬布线控制流程，以单拍( DP )方式执行指令。进行的顺序也 是先执行控制台命令，然后执行机器指令。当全部控制流程图检查完毕后，数据通 路的执行部

21、件(运算器，存储器等)功能正确； 第二步：在内存中装入包括有全部指令系统的一段程序和有关数据，进一步可采用 单步( DB )方式或连续方式执行，以验证机器执行指令的正确性； 第三步：编写一段表演程序，令机器运行。管脚连线：Pin Name Pin Assignment Pin Type, Pin AttributeTJ3Output, PULLUPCLR4Input, PULLUPLDIR5Output,PULLUPLDAR_6Output,PULLUPRAM_BUS_7Output,PULLUPCER_8Output,PULLUPT19Input, PULLUPS210Output,PULL

22、UPLRW_11Output,PULLUPLDDR212Output,PULLUPM13Output,PULLUPW214Input, PULLUPSWA15Input, PULLUPSWC16Input, PULLUPIR418Input, PULLUPPC_126Output,PULLUPIR527Input, PULLUPRS_BUS_28Output,PULLUPLDPC_29Output,PULLUPSKIP30Output,PULLUPCEL_31Output,PULLUPSW_BUS_32Output,PULLUPIR633Input, PULLUPLDDR135Output,P

23、ULLUPALU_BUS_37Output,PULLUPS154Output, PULLUPS346Output,PULLUPCN_47Output,PULLUPLDRI48Output,PULLUPSO50Output,PULLUPMF57In put, PULLUPC59In put, PULLUPSWB60In put, PULLUPIR769In put, PULLUPW370In put, PULLUPAR_171Output,PULLUPW173In put, PULLUP寄存器和内存单元内容:RAM地址指令机器代码寄 存器数据00 HLDA R0,R258 HR 26 0 H01

24、 HLDA R1,R35D HR 36 1 H02 HADD R0,R104 HR A M地址数据03 HJC +595 H6 0 H2 4 H04 HAND R0,R134 H6 1 H8 3 H05 HSUB R0,R31C H06 HMUL R0,R124 H07 HSTA R0,R144 H08 HSTP60 H09 HJMPR184 H计算结果:寄存器数据KAM地址单元数据R 012 II83 II12 IIR 183 II61 1183 HR 260 II60 H24 IIR 361 H五、本次设计的体会贾晓冬：这次小组做实验其实还是挺开心的，而且在开始做之前有一个大体的计划，所

25、以等到真正开始做的时候没有手忙脚乱，而且合作的很好。不过做的过程中也确实 发现了很多问题，比如说 ABEL语言的标识符只能有字母、数字和下划线组成，或 者里面的一个小小的逗号由于格式不对都能导致错误，各种奇奇怪怪的错误都在做 的过程中出现了，不过幸好在大家的合作下都能找出来，虽然有时候找的过程很痛 苦。其实我的主要任务就是各种找错，比如说在译码表和程序出来之后找错啊什么 的，还有就是参与讨论，理清原理。说起来很简单，但是其实做起来还是比较费时 的，因为程序或者表格做出来，然后就需要一个一个的去对流程图，稍有不慎就有 可能把错误忽略过去，不过由于是大家一起在做，所以也没有觉得有多难，还是那 句话吧，三个臭皮匠顶一个诸葛亮，虽然几个人的水平都没那么高，但是一起合作 可以找出很多忽略的地方，纠正很多一个人想不到的错误，所以效率也就提高。总 之这次试验做的很成功也很高兴，全都仰仗大家的合作。宋丽君： 硬布线控制器是依赖于组合逻辑而实现的，而老师在课堂上对微程序控制器讲 解得比较多，所以在微程序控制器方面掌握的知识对我们研究硬布线控制器是很有 帮助的。因为