第十章输入输出系统_第1页
第十章输入输出系统_第2页
第十章输入输出系统_第3页
第十章输入输出系统_第4页
第十章输入输出系统_第5页
已阅读5页,还剩14页未读, 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、11/4/20211第十章 输入输出系统10.1 概述10.1.1 输入输出设备的编址及设备控制器的基本功能输入输出设备的编址:对输入及输出设备进行寻址和选择而规定的地址码。 地址码亦称设备号或设备代码。输入输出设备的寻址方式:(1)专用的输入输出指令,其地址码字段指出输入输出设备的设备代码。(2)使用主存访问指令执行输入输出,从主存的地址空间分出一部分地 址码作为输入输出设备的设备代码。设备控制器(适配器或接口)的基本功能:(1)总体说:实现主机和外围设备之间的数据传送转换及控制。(2)实现数据缓冲,使主机与外围设备之间速度匹配。(3)接受主机命令,提供设备接口的状态,并按照主机的命令控制设

2、备。输入输出接口类型:(1)并行与串行接口: 接口与主机间都是并行的数据传输(2)不同的传输控制方式 程序控制输入输出接口 程序中断输入输出接口. 直接存储器存取(DMA)接口。11/4/2021210.1.2 输入输出设备数据传送控制方式(五种控制方式)(1)程序直接控制方式:程序中安排一段由输入输出指令和其他指令组成的程序段直接控制设备工作。程序直接控制方式简单,但CPU和外围设备只能串行工作,由于两者之间的速度差别很大,所以CPU会在花费大量时间处于等待、空闲状态,使得系统效率很低。(2)程序中断传送方式:程序中断传送方式中,外围设备启动后,CPU会继续执行原来的程序,当外围设备完成数据

3、传送准备工作后,会向CPU发出“中断请求”,CPU接到请求后,若可以停止现行程序的运行,则会在一条机器指令执行完成后,响应此中断请求,转而执行对应的“中断服务程序”完成数据传送。传送完毕仍返回原来的程序。程序中断传送方式中,CPU与外设间体现了某种程度的并行工作。当多个外围设备发出“中断请求”,CPU可以按预先规定的优先次序处理多台外围设备的数据传送。也实现了多台外围设备并行工作。系统效率大大的提高。11/4/20213(3)直接存储器存取方式(DMA):直接存储器存取(DMA):外围设备与主存之间设置的直接的数据传送机制。DMA控制器与CPU都是可以控制使用总线的“主设备”,DMA用来在主存

4、与外围设备之间传送数据块,采取“CPU暂停”、“直接访问存储器工作方式”等方法。(4)I/O通道控制方式:(”通道”专用词)通道具有自己的指令系统实现数据传送的操作,是已具备处理机功能的设备。它仅仅是面向外围设备的控制和数据的传送。指令也是简单的几条与I/O操作相关的命令。它要在CPU的I/O指令下启动、停止或改变工作状态。还可以完成码制转换、数据的纠错等任务。一个通道可控制多台外设.(5)外围处理机方式:外围处理机可以完成码制转换、格式处理、数据块的检错、纠错等操作,还可以用作维护、诊断、通信控制、系统工作情况显示和人机联系等任务。外围处理机基本上独立于主机工作。在有些大型集中,外围处理机可

5、以选择小型通用计算机,分担I/O控制,通讯,维护等.使得计算机系统结构有了质的飞跃,由功能集中式发展为功能分散的分布式系统。11/4/2021410.5 总线结构(BUS)总线:计算机系统大多采用模块结构,各个模块之间传送信息的通路。 总线必须含有两个以上的源部件(发送)和一个或多个目的 部件(接收)组成。10.5.1 总线类型:计算机内部各模块间的总线,例如:ISA总线、EISA总线、STD总线、PCI总线等。计算机系统之间或系统与外围设备之间的总线,例如:RS232C串行总线.IEEE-488总线的组织方法1、单总线CPU主存I/O1I/On单总线具有结构简单便于扩充等优点,但由于总线的共

6、享会成为瓶颈。所有模块都连接到单一总线上,总线类型有地址线、数据线、控制线和电源地线。11/4/202152、双总线CPU主存SCSI网络扩展总线接口系统总线扩展总线CacheModem打印机将速度较低的 IO 设备从总线上分出去,而形成系统总线与 IO 总线分开的结构11/4/202163、三总线CPU主存SCSI网络扩展总线接口系统总线扩展总线Cache/桥ModemFAX高速总线视频P1394串口11/4/20217 总线结构对计算机系统性能的影响三个方面:1,影响最大存储容量。 单总线结构决定输出端口占用地址空间2,影响指令系统 多总线结构,对应访存总线,和系统总线有不同指令3,影响系

7、统吞吐量 吞吐量:系统流入,处理,流出信息的速度 CUP 与 存贮 ,存贮 与 外设 存储器的访问周期和方式决定着吞吐量,上述两个组信息交换渠道的相对独立可大大提高吞吐量11/4/2021810.5.2 总线组成:总线需要总线控制线路来协调信息的传送,设有判优选则,避免多个部件同时发送信息,需要对信息传送定时,防止信息丢失。1、总线判优控制:为了保证在同一时刻只能有一个申请者使用总线所 设置的控制机构。总线判优控制方法类型:(1)、集中式总线控制:总线控制逻辑基本上集中于一个设备。 (例如CPU)(2)、分布式总线控制:总线控制逻辑分散在连接总线的各个 部件或设备中。总线优先权仲裁方式:总线控

8、制器部件0部件1部件n-1总线可用总线请求总线忙离控制器近优先11/4/202192、总线通信总线通信可用采取的传送方式:(1)、同步通信:时钟通常是由CPU发出的,送至总线上所有部件。 经过一段固定时间,本次总线传送周期结束,开始 下一个新的总线传送周期。(2)、异步通信:利用数据发送部件和接收部件之间的相互“握手”信 号来实现总线数据传送。 3、出错处理4、总线驱动(负载能力):常使用三态门输出电路自动纠错:接收部件具有自纠错能力。发出“出错”信号:无自动纠错能力的但可发现出错的部件, 向CPU发出“数据出错”信号。做中断处理。10.5.3 总线举例:11/4/2021101、PCI总线单

9、处理器系统:处理器主存控制器/桥CacheDRAM声频视频局域网SCSI扩展总线桥图形FAXModem串口PCI总线扩展总线外围部件互连总线(peripheral component interconnect) 局部总线。PCI 总线是独立于CPU 的系统总线(32/64,100条),可将显示卡、声卡、网卡、硬盘控制器等高速的外围设备直接挂在CPU 总线上,打破了瓶颈,使得CPU 的性能得到充分的发挥。PCI 总线132MB/s 的带宽,对付声卡、网卡、视频卡等绝大多数输入/输出设备绰绰有余。(工作时钟33/66MHz)参考交大266页11/4/202111_PCI总线多处理器系统:处理器Ca

10、che主存控制器处理器CacheDRAM主机桥SCSIPCIPCI桥扩展总线桥图形显示PCI总线系统总线主机桥局域网扩展总线桥PCI总线PCI总线扩展总线扩展总线11/4/202112 PCI总线特点: (1) 适应了外设速度的提高.输入输出总线的数据传输率达到外设的3-5倍,PCI总线的数据传输速率能适应高速图形,图象的要求.能满足大容量高速度硬盘的传输要求.PCI总线32位数据线,可扩充至64位,工作频率33M传输率最高达132MB/秒.(64位264MB/秒)66M ,可达528KB/s(2) PCI总线在处理器之外独立工作.总线时钟与处理器外部时钟独立.(3) 数据总线和地址总线是多路

11、的,信号线包括总线主控线在内,只有46条,可扩展到124条.(4) 电源电压+5V和+3.3V.11/4/20211310.2 程序中断输入输出方式中断是由I/O设备或其他非预期的急需处理的事件引起的,它使CPU暂时中断正在执行的程序,转至另一服务程序去处理这些事件。处理完返回原程序。(1)CPU与I/O设备并行工作。执行主程序中断服务程序继续执行主程序中断服务程序主程序主机启动I/O响应中断传送数据响应中断返回传送数据返回打印机空闲启动准备发中断请求接收数据打印发中断请求接收数据打印例如:CPU与打印机并行工作。10.2.1 中断的作用11/4/202114(2)硬件故障处理。当硬件出现某些

12、固障,机器中断系统发出中断请求,CPU响应中断做出相应处理.(3)实现人机联系。机器运行中,当用户需干涉运行,(如抽查中间计算结果,了解机器运行状态).若无中断系统这些功能无法实现.因此中断系统实现了人机通信更方便和有效.(4)实现多道程序和分时操作。计算机实现多道程序运行是提高机器运行效率的有效手段.但多道程序的切换运行需借助中断系统实现.由I/O中断切换到另一程序或利用时钟定时产生时间片中断完全切换.(5)实现实时处理。实时控制系统运行时会发生各种各样的情况,如无中断系统这些偶然或随机发生的事件处理非常困难.11/4/202115(6)实现应用程序和操作系统的联系。在用户程序中安排一个陷阱

13、指令使程序进入操作系统,统称为”软中断”.这种(7)多处理机系统各处理机间的联系。多处理机系统即真正的并行系统,处理机与处理之间的交流和任务切换,通过中断实现.11/4/20211610.2.2 中断处理中断处理1.中断处理过程(略)2.中断源判别(1) 查询法: 由测试程序按事先安排优先次序对每个设备的中断标志位进行查询,当遇到第一个“1”时,便找到一个需优先处理的中断源.(2) 串行排队链法: (图10.4 P333)3.多重中断处理(中断中的中断,嵌套) 略4.中断控制器举例PC机8259A(略)11/4/202117中断请求串行排队逻辑110101110100110111+5VR译码电路INTA(来自CPU)INTIINTR1INTR2INTR3INTOINTS1INTS2INTS3总线012345中断允许中断选中总为11当左边单元无请示时此点为高此点为高所链总线拉为0该电路实现了自左到右的中断优先级同时实现中断判别11/4/20211810.3 DMA输入输出方式输入输出方式10.3.1 DMA三种工作方式(1)CPU暂停方式CPU响应DMA请求后,让出存储总线,而CPU自身暂停工作,直到DMA数据传输完毕让出总线,CPU再工作.(2)CPU周期窃取方式DMA控制器与主存储器之间传送一个数据,占用(窃取)一个CPU周期来完

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论