电路基础与集成电子技术译码器和编码器PPT课件

1、第13章 组合逻辑电路 2010.03 二进制译码器也称为最小项译码器, N中取一译码器, n线/N线译码器, n二进制码的位数, N=2n。,例如三位二进制译码器, 也称为 3线/ 8 线译码器, 八中取一译码器 。 2变量二进制码译码器的逻辑图如图13.3.1所示，该逻辑图由三部分构成，译码器部分、输入缓冲部分和使能控制部分。该电路的逻辑符号如图13.3.2所示。 13.3.1 二进制译码器二进制译码器图13.3.1 2线/4线译码器 图13.3.2 74LS139逻辑符号第1页/共24页第13章 组合逻辑电路 2010.03 13.3.1.1 译码部分 0EN 当 时，允许译码根据逻辑图

2、可以写成译码逻辑式010YB B EN110YB B EN210YB B EN310YB B EN 当B1=0、B0=0、 时， ， ，输出低电平有效，余类推。 0EN 00Y 1231YYY第2页/共24页第13章 组合逻辑电路 2010.03 输入缓冲部分见图13.3.1中右下方有4个非门，通过这4个非门可以获得两个输入变量的原变量和反变量。这样译码门的输入端就可以接到相应非门的输出端，而不必接到译码器的输入端。13.3.1.2 输入缓冲部分图13.3.1 2线/4线译码器 这样就可以减少输入变量的扇出数，即减少信号源的电流数。所以输入缓冲电路的作用是减少信号源的负担。第3页/共24页第1

3、3章 组合逻辑电路 2010.03 图中使能输入端反相器的输入端有一个“”，而不是在输出端，“”画在输入端便于认定低电平有效。从逻辑关系上看经过反相，变为高电平，经过反相器缓冲，加到译码门的输入端，高电平对与非门不能够起封锁作用，可正常译码。同时也有缓冲作用。 13.3.1.3 使能部分 当 时，4个译码门使能控制端为低电平，对与非译码门有控制作用，此时不管输入B1 B0处于00、01、10、11中何种状态，全部输出为“1”，禁止译码。1EN 第4页/共24页第13章 组合逻辑电路 2010.0313.3.1.4 真值表和逻辑符号EN1B0B3Y2Y1Y0Y111110111001101010

4、110011100110101 表13.4 74LS139真值表 真值表中，当EN=1 时，全部输出为“1”，禁止译码。译码器真值表对应二进制输入变量，输出部分每一行每一列只有一个“0”。 因为输出低电平有效，所以输出逻辑变量用Y表示，在逻辑符号边框外有“ ”，代表输出低电平有效。输入变量边框线内的0、1表示B1 、B0位数的高低。使能端边框线外有“ ”，表示低电平使能，没有则表示高电平使能。 第5页/共24页第13章 组合逻辑电路 2010.03 13.3.1.5 3线/8线二进制译码器 图13.3.3所示的是3线/8线二进制译码器74LS138的逻辑符号，它真值表见表13.5。逻辑符号中的

5、BIN/OCT是二进制/八进制之意。 BIN/OCT&EN765432100122B1B0B2ST1ST3ST0Y1Y2Y3Y4Y5Y6Y7Y 图13.3.3 74LS138逻辑符号 根据上述对逻辑符号的约定，我们先脱离 138的真值表对其逻辑功能进行分析，图中输出变量有8个，代表了3位二进制码对应的8个输出变量，低电平有效，与边框线内部的07一一对应。 输入变量按B2 、B1 、B0从高位到低位排列。 第6页/共24页第13章 组合逻辑电路 2010.03BIN/OCT&EN765432100122B1B0B2ST1ST3ST0Y1Y2Y3Y4Y5Y6Y7Y 使能端有三个，对

6、应逻辑符号边框线内有一个与门符号，说明这三个使能输入是与的关系 321STSTSTEN 即 时使能，允许译码。 231100ST ST ST 下列真值表中是将三个使能端分开写的，ST1和ST2+ ST3，译码时ST1必须为H， 的或运算必须为L。23STST第7页/共24页第13章 组合逻辑电路 2010.03 74LS138的功能表12321001234567STSTSTBBBY Y Y Y Y Y Y Y H H H H H H H H H H H H H H H H H H L H H H H H H H H H L L L L L L H H H H H H H H L L L L H

7、 H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L看逻辑符号BIN/OCT&EN765432100122B1B0B2ST1ST3ST0Y1Y2Y3Y4Y5Y6Y7Y第8页/共24页第13章 组合逻辑电路 2010.03 对三变量可直接使用, 但也可扩展位数，这是由二片74L

8、S138构成的四位二进制码的译码电路。B3“1”01234567891011121314150000000100100011010001010110011110001001101010111100110111101111ST2=074LS138扩展位数扩展位数图13.3.4 三位二进制译码器扩展为四位译码器第9页/共24页第13章 组合逻辑电路 2010.0313.3.2.1 显示器件显示器件辉光数码管莹光数码管 液晶显示器件 发光二极管显示器件场致发光器件1. LED显示器件显示器件 LED数码管有共阳极和共阴极两种。点亮电平不同。 13.3.2 显示译码器显示译码器第10页/共24页第13

9、章 组合逻辑电路 2010.03 2. 液晶显示器件 液晶(LCD)是一种特殊的能极化的液态晶体，是一种有机化合物。在一定温度范围内，它既具有液体的流动性，又具有晶体的某些光学特性，其透明度和颜色随电场、磁场、光、温度等外界条件的变化而变化。液晶在电场作用下会产生各种光电效应。 液晶显示器件是一种被动显示器件，外界光线强，反差较强，显示清楚；若外界光线弱，则显示不清楚。不过现在有一种带背景光的液晶显示器件，也可以在黑暗的条件下使用。液晶显示器件也有多种彩色。第11页/共24页第13章 组合逻辑电路 2010.0313.3.2.2 中规模显示译码器 1显示功能gfedcb/p>

10、09876543210图13.3.7 74LS47的逻辑符号及 与LED显示器的连接 图13.3.8 74LS47显示字型 与输入的对应关系 74LS47、74LS48以及相近的几种译码器的逻辑功能可以通过实验加以验证，实验电路如图13.3.7所示，输出端要串联电阻，以保护LED数码管。 第12页/共24页第13章 组合逻辑电路 2010.03RBOBI/LTRBI表13.6 中规模显示译码器74LS48的功能表十进制十进制或功能或功能输输 入入输输 出出DCBAabcdefg0123456789101112131415HHHHHHHHHHHHHHHHH LLLLLLLLHHHHHHHHLLL

11、LHHHHLLLLHHHHLLHHLLHHLLHHLLHHLHLHLHLHLHLHLHLHHHHHHHHHHHHHHHHHHLHHLHLHHHLLLHLLHHHHHLLHHHLLHLLLHHLHHHHHHHLHLLLLHLHHLHHLHLHHLHHLHLHLLLHLHLHLLLHLHLLLHHHLHHLLHHHLLLHHHHHLHHHHHHHL消隐消隐纹波消隐纹波消隐试灯输入试灯输入 HL L L L L L LLHLLHLLHLLH LLH LLH LLH LLH 第13页/共24页第13章 组合逻辑电路 2010.03 2 灭灯输入 3试灯输入 DCBA是二进制码输入，要正确的执行显示功能

12、，有关的端头必须接合适的逻辑电平，即对应DCBA的输入，显示字型见图13.3.8。1BI RBILT= BI（Blaking input）为灭灯输入，低电平有效，当BI=L 时，整个数码管熄灭，而且灭灯输入的优先级最高，灭灯时其他功能都无法执行。 LT（Lamp Test Input）为试灯输入，低电平有效，当 LT=L时，整个数码管点亮，显示8。用于检查数码管和译码器是否有缺欠，优先级次于灭灯输入。第14页/共24页第13章 组合逻辑电路 2010.03 4纹波灭灯输入 RBI（ Ripple Blanking Input ）为纹波灭灯输入，也称动态灭灯输入，低电平有效。当 RBI=L ，且

13、DCBA=LLLL时，数码管熄灭；若DCBA LLLL时，译码器照常显示，显示字型取决于输入。纹波灭灯输入用于多个译码器级联时，消隐无用的前零和尾零，可使显示清晰，具体电路如图13.3.9所示。IIIIRBI RBOIIRBI RBORBI RBORBI RBORBI RBORBI RBORBI RBOVIIVIVIV1100图13.3.9 中规模显示译码器74LS47的级联第15页/共24页第13章 组合逻辑电路 2010.03 5纹波灭灯输出 RBO( Ripple Blanking Output )为纹波灭灯输出，低电平有效,与灭灯输入合用一个端头，集电极开路输出。当RBI=L,且DCB

14、A=LLLL时，具备灭灯条件，则RBO=L，这个低电平输出信号可以供给下一级译码器的动态灭灯输入使用，以形成图13.3.9中灭灯的级联效果。IIIIRBI RBOIIRBI RBORBI RBORBI RBORBI RBORBI RBORBI RBOVIIVIVIV1100图13.3.9 中规模显示译码器74LS47的级联第16页/共24页第13章 组合逻辑电路 2010.03 13.3.3 编码器编码器 习惯上将各种非十进制编码译成十进制码称为译码；将十进制码译成各种非十进制编码称为编码，也包括各种非十进制编码之间的转换，编码是译码的逆过程 。所以，编码器的原理、分析、设计方法和译码器一样。

15、 普通编码器对所有的输入端只允许有一个“1”，其余为“0”；或者只允许有一个“0”，其余为“1”。编码器的输入，只能一个一个的输入，如果同时输入二个信号，编码器将不能识别。 优先编码器当某位输入有效逻辑电平为“0”，它可以允许该位的低位码也为“0”，只要该位的高位码不为存在“0”即可；或反之。所以，优先编码器可以部分减少编码输入信号中出现干扰或误操作所造成的差错。第17页/共24页第13章 组合逻辑电路 2010.03 表13.7是一个8输入3输出的优先编码器的功能表，它以“0”作为有效输入电平，由功能表可以看出优先编码的含义。 表13.7 优先编码器功能表I0I7为十进制输入端； IS为使能

16、输入端，IS =0允许编码，反之禁止编码；QCQBQA为三位二进制码输出；QS为使能输出端；Qe为片优先编码输出。 第18页/共24页第13章 组合逻辑电路 2010.03图13.3.10 74LS148框图符号 QS和Qe用于扩展位数使用，如要构成16线/4线优先编码器，可用二片74LS148按图13.3.11的方式接线。第19页/共24页第13章 组合逻辑电路 2010.03 工作时，高位片的IS2接“0”，QS2接IS1。当高位片没有低电平输入时，QS2=0，QC2=QB2=QA2=1，Qe2=1，所以B3=0，符合高8位没有低电平输入，编码输出最大为0111。 因QS2=0 ，低位片使能工作，同时 B2、B1、B0的输出仅由QC1、QB1、QA1决定。而QC1、QB1、QA1的输出由低8位的编码输入决定。 当高8位有低电平