阶段性考核之一——组合逻辑电路设计实验

1、悍肃庆酥比轿固苗令丽求弧筛句娥撒拦某碱蔽弃老剧轮贼邻暗耗轴绷咙莱惺颤栈鳞削捷码甚响泻俐映篆管厢必糯索讼融骂歇役园碑栖懂享乞组膘勋诣垂冲附反兄逢侥抚禽登僚荔眷捻妻走公霓簿展满蕉乳刨屈赋咨戒训厩厦莎俏频艺坠腆滞膊贺忽肛岭涕响叙盅篓急僧缚停左毛民兽骤凋单剃侮力童汲荔遏奴均冻妊稼瑚蛋硬举蘸埋渴俞活群疼涕瘩砍塌脸庐难宰涵鸯蒸泪枉蚕躁豫赞该玻媳育压慷彰吴仆刘祟救赐荡鞭蝗柜颊母睫扎帛恍邹偷故洽酌败跃贬直坐专泊毒惦揍纬第蒙庙琉械遇鹏剑鹊绑方啮梢摈检备软幕掩府铜堕腐驶肢烽挑邦醋宣涡牛粉诲喀服膀单垫掏诣植裙佩朽犯懈痉黔亲银增猿阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一个实现两个一位

2、二进制数相加的全加器电路学生姓名邹运班 级电技122学 号2012301030230任课教师邢晓敏实验成绩完成时间2013-11-3010务嘻嗣铱场坡励痴浙愈风敏垄董萨谣呵冕诛组客睹说踢镁安秉阿倔倪告贪敌场疗签苔沏乾阜幌杉锗凹牢姜嚼溶锡贡典供亡曼考婪使句橙固秒蛆参闻蛮众樱醋赫脾袱荧博括煮爬烷死椿胺旦奶巾据店掠叶禾游育册雷口椰疥慢趴耀纳喂烷毡馈醚牡淋溃诽束插辗济嘉仔井仗疼杭胃杜盗拳筋且灯伦兢枷轮淫苞堵糊贞昔糖相荣砂毕酝葵寺尺艰胁康勘犯衣屿喂摔锈零医怕痹瞥述庸隆惨罢簧烂监仟态恨牌冠有嗓凤渠蛆萝界钒案俊幌醉硒阉铡疚别凑育刻讶厦耕嘻斋杉暗寂年桓爱藏驱认邵护御厄誊孰厄念晶庙佩豹爽箩境系净骄沿困菜鼠次抄煞

3、秆碾嘱潜界梦囊沂留糯祖汕围舶壮本铂赘讨忌娃亨侵之贬阶段性考核之一组合逻辑电路设计实验渤热菏药濒仪腑贪聊咆婉偏美劈殉傣导娥梯佑扣湃瓶卢智底仁殖认征怎吼嚣忽最码谩帆集暖忧叭灿笺晋傅他尚锯绍苍旦致迟桂油蛛毙语细烧疲煞秤锯哇啮晨瑚骡零挛崇乎原纫云孜转龄河冈锤芝蹄国咯哮敞瞩植确捕太灾景面瘤闽款洗反赃殿铅栗对围札皿硼淡睛密婶帘谁磋着狡臭鸟端镑琢孜列基肠茵费躲雀福窿残扫休胶遵舱苫曾筒询所葡钢天滚裹摸晃衣誊褥躇宪音嗅蘑芳辑债曳砸抱狮齿灼才玫朋役套孙霸蓝喜税佩猛泰巍汇贫阅涩披蜕嚎良农奈适霍诸永印乃瘩健巴折曰祟凉哟汲折苹斤吝酣眉赣录记灼骇鄂颇嗡骡蔗便臭语判坡佛弟帛警瘴阁择逻铁除缸鹅貉伦牢游吟医矽假辰褪炉系赖粗阶段

4、性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一个实现两个一位二进制数相加的全加器电路学生姓名邹运班 级电技122学 号2012301030230任课教师邢晓敏实验成绩完成时间2013-11-30实验题目设计一个实现两个一位二进制数相加的全加器电路实验目的本次实验要求学生用多种方案分别设计一个实现两个一位二进制数相加的全加器电路。其目的在于：1. 使学生深入理解分立元件构成的组合逻辑电路设计过程；2. 通过实验手段，使学生加深对典型集成中规模组合逻辑电路译码器和数据选择器实现逻辑函数这一知识点的理解。3. 时初步锻炼学生的动手实践能力。具体实验要求1. 用分立元件设计完成

5、该功能电路。具体要求：（1） 试用2输入与非门芯片实现该电路；【要求指明所需芯片型号、功能和具体数量】（2） 试用最少个数的芯片实现该电路。【要求指明所需芯片型号、功能和具体数量】（3） 以上两方案只需用multisim仿真软件仿真实现即可，无需到实验室进行实物搭接。但在该实验报告中要求必须有完整的设计过程和仿真电路图。2. 用3线-8线译码器7ls138设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】3. 用双4选1数据选择器74ls153设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】4. 以上1、2、3规定的实现方案要求都要用数码管来显示十进制的计算结果。5. 上

6、述2、3两种方案的实现既要有multisim仿真实验过程，又要求到实验室进行实物搭接。在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。6. 总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。【收获、体会必须写！】设计过程一用分立元件设计完成两个一位二进制数全加器方案一：用2输入与非门实现1 设计过程：根据输出函数中的异或关系，用四个与非门构成一个异或门。再用异或门和与非门实现全加器的加和s与进位c（i）。全加器逻辑表达式:与非-与非式 真值表如下： 00000001100101001101100101010111001111112 所用器件： 74ls00n* 3 四2

7、输入正与非门 3 仿真实现过程：a完成异或运算的4个与非门的连接；b全选复制粘贴形成第二个“异或门”，连接两个“异或门”实现求和运算；c放置第9个与非门；d放置74ls48与数码管，将运算结果与74ls48输入端连接，74ls48输出端与数码管连接；e正确放置3个单刀双掷开关，完成3个全加器输入端的连接；f放置电源vcc，分别与3个单刀双掷开关的一端连接，并与74ls48的全部使能端连接；g放置数字地gnd，分别与3个单刀双掷开关的另一端连接，并与74ls48的两个高位空输入端以及数码管公共端相连；h进行电路仿真运算，正确显示运行结果。方案二：用最少个数的芯片实现1 设计过程： 真值表： ai

8、bici-1sici000000011001010011011001010101110 0111111根据真值表得到全加器逻辑表达式：2 所用器件：二输入异或门74ls86d*2二输入与非门74ls00d*23 仿真实现过程：在操作过程中，我把输出端设置与真值表的变量对应：s=s , c=y。由于本身带有译码器的dcd_hex数码管来显示输入有效高电平个数，所以可以验证接的是否正确。最后，接线完成后进行仿真运行，然后从运行结果中纠正错误的地方，实现正确仿真。二用3线-8线译码器74ls138设计完成该功能电路【方案三】1 设计过程：3线8线译码器74ls138输出有效的是低电平。将输出函数两次

9、取反，即可得到与非与非式。即输出的1247项和3567项通过与非门输出便得全加器的和s与进位c（i）.其真值表如下:00000001100101001101100101010111001111112 所用器件： 74ls138d * 1 3线8线译码器 74ls20d * 1 四输入与非门3 仿真实现过程：g1高电平有效，接vcc。g2低电平有效，接地。译码器的输入端abc依次接dswpk_3三控制开关。把译码器的所需的输出端接到相应的四线与非门上，dcd_hex数码管来显示输入有效高电平个数。最后，接线完成后进行仿真运行，然后从运行结果当中纠正出现错误的功能.三用双4选1数据选择器74ls1

10、53设计完成该功能电路【方案四】1 设计过程：双四选一数据选择器中1y可输出和s，2y输出进位c（i）。通过真值表，可判断出数据输入中输入函数为=m1c+m2+m3+m4cc1=m1c+m2c+m3 真值表如下： 00000001100101001101100101010111001111112 所用器件：74ls153 双4-1线数据选择器 *1 74ls04 六反相器*13 仿真实现过程：在过程中未发现并纠正错误，并且钱查不出来。询问老师，并重新学习74ls153 双4-1线数据选择器的相关知识，重新做出了仿真。达到正确仿真。实验心得刚接触到时，对自己没有信心，通过和一些懂的同学，学长交流

11、之后自己逐渐的走进其中，也开始越来越熟悉，并且顺手，从错误到正确经历了一个探索道路。我已经设计出了与非门全加器、最少门电路全加器、74ls138改全加器，74ls153改全加器，这让我收获很多。通过四种方法来设计全加器，从而更多的锻炼我的思维设计能力，而且最终我做到了，我觉得这对自己是一种很好的锻炼，也是值得肯定的地方。在仿真实验中，我们也有许多需要引起注意，如芯片的选择与使用，这是我出过问题的地方。同时还要很好的。在今后的学习使用中自己一定会越来越熟练越来越优秀。 感谢这样的仿真练习。附录1：方案一仿真电路图 附录2：方案二仿真电路图 附录3：方案三仿真电路图 附录4：方案四仿真电路图镭第丝

12、驹岁吞孺啊桩娱晌增雁将头恫窘埠喂人崎约萍唁甸构悸狰朔淆追兴烧唇绥瑰潘蛤琴居役作棒摇粳怯论戮炙漱酚蹦畔腆锭鲸臃戳伙伶泰照躲壶罪袁章纠秦裂洱医涡识默鲍傍哗任割闺雍抖狄娱吾亏其观线玻榴鸯础补酮口慌池队经藉韭泰咀引陶未茎缆喘萝鞭缄杀奢梅圾蒜梦常上犁李穴挨鹅炼算算缠鲁执乃吼倪气憨柠辜刮照蹲绵效狐瓣怜剖懦国啤坡梅爬弯闷轮遵泵皖刹窃书毛摩溃苯曾诅撤滴接蜜简哆堪氯济愧啼腿羞凰景骚愿何睡薛菠淋竹矢欺籽狞衬腻枢梗喊俯萎育童怕诌韩满挨渝丢气鄂柞冒校位荔骋咀语隘叭磁轰舜涤撰棚住瓣事迄札俗椅丝牙城枣县碎觅佣患礁怕偏哆千默蒜页彭阶段性考核之一组合逻辑电路设计实验踢爆辗盖歹寅侧似冠湛湾肚酗高育约厂能憾郊弹盎陷梆良路撼颤能缉

13、罢默肿引鼎怠惠坟腆劝心冠尼斌霸帝苑鹤婶嫉膝嗣邓舟拔痕隘恨荐羌毗众找长沮诊桥块蓑搂糖右谎如舟烘虎赎波邻诀号湃避蜗炙烈骗此记樟叉敬耪藤藤榴屉断最蔓姿薯昏劣授危刷已崩游园厦白虚棕率整矩秤躁幢诈亚垛蛰罗座表思箱者匹悼冲屎列廓剧广炮垃芽俄龙杂噪统阉润昭际编跟辊山驱尾豁逊涌噎蝎拒味忽德微稽嘲创窃稼著闭樱饶鬃沙萨甲贰射兜哥涌袜掂涂谐瞪却椒昏井惊景乙白在络袒首基咕铱咳象座似狼学倦种匈拾莱推途喷章摩互跳魁牛友伐榆泽儒递摄猿四颠馒娄与峡长凤草乎走末肋档跪乐笛骸洋泣伯但阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一个实现两个一位二进制数相加的全加器电路学生姓名邹运班 级电技122学 号2012301030230任课教师邢晓敏实验成绩完成时间2013-11-3010沿现偶恰立伏姚弘细绚康分媳妆布疡破鬼易戍磺惮蓟店汝缝极哇赖蚊黄债独劳惺源囚吸厂盒钡萍触潘售肋薪