第4章VHDL设计初步

1、VHDL语言特点： （1 1）行为描述能力强行为描述能力强 不必考虑具体的器件结构不必考虑具体的器件结构 （2 2）多层次描述的硬件描述语言多层次描述的硬件描述语言 系统级、算法级、寄存器传输级系统级、算法级、寄存器传输级(RTL)(RTL)、逻辑级、开关级等、逻辑级、开关级等 （3 3）具有丰富的仿真语句和库函数具有丰富的仿真语句和库函数 可在高层次上进行仿真模拟可在高层次上进行仿真模拟 （4 4）支持大规模设计的分解和已有设计的再利用支持大规模设计的分解和已有设计的再利用 实体、程序包、设计库等是并行工作和设计分解的基础实体、程序包、设计库等是并行工作和设计分解的基础VHDL语言特点：（5

2、 5）设计描述方法设计描述方法 结构描述：描述电路具体组成结构描述：描述电路具体组成 行为描述：描述电路功能行为描述：描述电路功能 结构描述和行为描述混合使用结构描述和行为描述混合使用（6 6）可以描述与工艺有关的信息可以描述与工艺有关的信息 不会因工艺变化与发展而使不会因工艺变化与发展而使VHDLVHDL设计过时设计过时 （7 7）VHDLVHDL对设计的描述具有相对独立性对设计的描述具有相对独立性 可以不懂硬件的结构、不关心最终实现设计的具体器件可以不懂硬件的结构、不关心最终实现设计的具体器件ENTITYENTITY mux21amux21a ISIS PORTPORT( a, b :(

3、a, b : ININ BIT ;BIT ; s :s : ININ BIT;BIT; y :y : OUTOUT BIT ) ;BIT ) ;END ENTITYEND ENTITY mux21amux21a ;ARCHITECTUREARCHITECTURE one one OFOF mux21a mux21a ISISBEGINBEGINY=a Y=a WHENWHEN s= s=0 0 ELSEELSE b; b;END ARCHITECTUREEND ARCHITECTURE one; one;ENTITYENTITY mux21amux21a IS IS PORTPORT( a,

4、b :( a, b : ININ BIT ;BIT ; s :s : ININ BIT;BIT; y :y : OUTOUT BIT ) BIT ) ; ;END ENTITYEND ENTITY mux21amux21a ;ARCHITECTUREARCHITECTURE one one OFOF mux21a mux21a ISISBEGINBEGINY=a Y=a WHENWHEN s= s=0 0 ELSE ELSE b;b;END ARCHITECTUREEND ARCHITECTURE one; one;ENTITY ENTITY IS IS 参数说明部分参数说明部分 ； 端口说明

5、部分端口说明部分 ；END ENTITY END ENTITY ; ;ARCHITECTURE ARCHITECTURE OF OF IS IS 结构体说明部分结构体说明部分 BEGIN BEGIN END ARCHITECTURE END ARCHITECTURE ；VHDLVHDL的结构的结构 实体实体 1.1.实体的概念实体的概念 实体实体(ENTITY)(ENTITY)是任意系统的抽象，实体的电路意义相当于器件是任意系统的抽象，实体的电路意义相当于器件 一块电路板、一个芯片、一个电路单元甚至一个门电路等都一块电路板、一个芯片、一个电路单元甚至一个门电路等都 可看作一个实体可看作一个实体

6、 外部（实体，可视部分）外部（实体，可视部分） 端口描述端口描述内部（结构体，不可视部分）设计的功能和算法描述内部（结构体，不可视部分）设计的功能和算法描述设设计计实实体体2.2.实体说明实体说明实体说明描述的是一个设计的外貌，即描述实体的外部接实体说明描述的是一个设计的外貌，即描述实体的外部接口情况口情况此时，实体被视作此时，实体被视作“黑盒黑盒”，不关心其内部结构和功能，不关心其内部结构和功能例例4.1 24.1 2选选1 1数据选择器的实体描述数据选择器的实体描述【程序【程序4.1】 ENTITY mux21a ISENTITY mux21a IS PORT( a, b : IN BIT

7、 ; PORT( a, b : IN BIT ; s : IN BIT; s : IN BIT; y : OUT BIT ) ; y : OUT BIT ) ;END ENTITY mux21a ;END ENTITY mux21a ;图图4.1 4.1 2选选1数据选择器数据选择器实体说明的结构如下所示：实体说明的结构如下所示：ENTITY ENTITY IS IS 端口说明部分端口说明部分 ；END ENTITY END ENTITY ; ; 实体说明以实体说明以“ ENTITY ENTITY IS IS 开始，开始， 至至 END ENTITY END ENTITY ” 结束结束 此处此

8、处 ENTITY ENTITY 选项是选项是VHDLVHDL9393语法的要求语法的要求【程序【程序3.2.1】 ENTITY mux21a ISENTITY mux21a IS PORT( a, b : IN BIT ; PORT( a, b : IN BIT ; s : IN BIT; s : IN BIT; y : OUT BIT ) ; y : OUT BIT ) ;END ENTITY mux21a ;END ENTITY mux21a ; 参数说明部分参数说明部分 ；参数说明参数说明主要为设计实体指定参数，如端口宽度、器件延迟时间等；主要为设计实体指定参数，如端口宽度、器件延迟时间

9、等；端口说明端口说明描述的是设计实体和外部的接口，具体说就是对描述的是设计实体和外部的接口，具体说就是对端口名称端口名称、端端口模式口模式和和端口数据类型端口数据类型进行说明进行说明 (1)(1)端口名称端口名称：输入输出信号的名称，在实体中必须是唯一的：输入输出信号的名称，在实体中必须是唯一的 (2)(2)端口模式端口模式：说明信号的方向，有以下几种模式：说明信号的方向，有以下几种模式： IN IN 输入信号；输入信号； OUT OUT 输出信号；输出信号； INOUT INOUT 双向信号；双向信号； BUFFER BUFFER 输出信号，但可在内部反馈使用输出信号，但可在内部反馈使用(

10、(缓冲缓冲) )； BUFFERBUFFER是是INOUTINOUT的子集，但作输入用时，信号不是由外部驱动，而是的子集，但作输入用时，信号不是由外部驱动，而是从输出反馈得到。从输出反馈得到。 ( (3)3)端口数据类型端口数据类型：端口信号的取值类型：端口信号的取值类型 明确地指定和严格地定义端口信号的取值类型是明确地指定和严格地定义端口信号的取值类型是VHDLVHDL的重要特点的重要特点 即所谓的强数据类型，这是学习即所谓的强数据类型，这是学习VHDLVHDL应特别注意之处应特别注意之处 VHDLVHDL中常见的数据类型有以下几种：中常见的数据类型有以下几种： BIT BIT 位类型，取值

11、位类型，取值0 0、l l BIT_VECTOR BIT_VECTOR 位向量类型，是位向量类型，是BITBIT的组合的组合 STD_LOGIC STD_LOGIC 工业标准的逻辑类型，取值工业标准的逻辑类型，取值0 0、1 1、X X、Z Z等等 STD_LOGIC_VECTOR STD_LOGIC_VECTOR 工业标准的逻辑向量类型，是工业标准的逻辑向量类型，是STD_ LOGICSTD_ LOGIC的组合的组合 INTEGER INTEGER 整数类型，可用作循环的指针或常数整数类型，可用作循环的指针或常数 BOOLEAN BOOLEAN 布尔类型，取值布尔类型，取值FALSEFALS

12、E、TRUETRUE1.1.结构体的概念结构体的概念 结构体结构体(Architecture )(Architecture )描述的是实体内部的逻辑功能描述的是实体内部的逻辑功能 在电路上相当于器件的内部电路结构在电路上相当于器件的内部电路结构 2.2.结构体的基本结构结构体的基本结构 下面以例下面以例4.14.1中的数据选择器为例，说明其结构体的结构中的数据选择器为例，说明其结构体的结构【程序【程序4.14.1】ARCHITECTURE one OF mux21a ISARCHITECTURE one OF mux21a IS BEGIN BEGIN y = a WHEN s = y = a

13、 WHEN s = 0 ELSE b ; 0 ELSE b ;END ARCHITECTURE one ;END ARCHITECTURE one ;ARCHITECTURE ARCHITECTURE OF OF IS IS BEGIN BEGIN END ARCHITECTURE END ARCHITECTURE ; ;ARCHITECTURE one OF mux21a ISARCHITECTURE one OF mux21a IS BEGIN BEGIN y = a WHEN s = y = a WHEN s = 0 ELSE b ; 0 ELSE b ;END ARCHITECTURE

14、 one ;END ARCHITECTURE one ;(1) (1) 结构体的一般格式结构体的一般格式程序中程序中OFOF之后的实体名应与实体说明中的实体名一致之后的实体名应与实体说明中的实体名一致 结构体说明部分结构体说明部分 （2 2）结构体说明语句）结构体说明语句 结构体中的说明语句是对结构体的功能描述语句中将要用的结构体中的说明语句是对结构体的功能描述语句中将要用的信号、数据类型、常数、元件、函数和过程等加以说明。信号、数据类型、常数、元件、函数和过程等加以说明。 ARCHITECTURE one OF mux21a ISARCHITECTURE one OF mux21a IS B

15、EGIN BEGIN y = a WHEN s = y = a WHEN s = 0 ELSE 0 ELSE b ;b ;END ARCHITECTURE one ;END ARCHITECTURE one ;（3 3）功能描述语句）功能描述语句 功能描述语句的结构可以含有功能描述语句的结构可以含有4 4种以并行方式工作的语句结构，种以并行方式工作的语句结构， 4 4种结构本身是并行语句种结构本身是并行语句 每种语句结构的内部可以含有并行运行的语句或顺序运行的语句每种语句结构的内部可以含有并行运行的语句或顺序运行的语句 4 4种语句结构为：种语句结构为：进程语句进程语句信号赋值语句信号赋值语句

16、子程序调用语句子程序调用语句元件例化语句元件例化语句 3.3.结构体的描述方式：结构体的描述方式： 在在VHDLVHDL中，允许设计人员采用不同的描述风格来进行设计实中，允许设计人员采用不同的描述风格来进行设计实体中结构体的书写，结构体的描述方式通常有三种：体中结构体的书写，结构体的描述方式通常有三种：（1 1）行为描述方式行为描述方式： 对设计实体的数学模型的描述，其抽象程度最高对设计实体的数学模型的描述，其抽象程度最高 类似于高级编程语言，无需知道电路的具体结构类似于高级编程语言，无需知道电路的具体结构 优点是只需描述输入与输出的行为，不关注门级实现优点是只需描述输入与输出的行为，不关注门

17、级实现（2 2）数据流描述方式数据流描述方式：也称寄存器传输描述也称寄存器传输描述 从信号到信号的数据流动的路径形式进行描述从信号到信号的数据流动的路径形式进行描述 设计人员对设计实体的功能实现要有一定的了解，有时还需对设计人员对设计实体的功能实现要有一定的了解，有时还需对 电路的具体结构有清楚的认识电路的具体结构有清楚的认识 优点是易于进行逻辑综合，综合效率较高优点是易于进行逻辑综合，综合效率较高（3 3）结构描述方式结构描述方式： 指在多层次的设计中，通过调用库中的元件或是已设计好的指在多层次的设计中，通过调用库中的元件或是已设计好的 模块来完成实体功能的描述模块来完成实体功能的描述 结构

18、描述方式只表示元件（或模块）和元件（或模块）之间的结构描述方式只表示元件（或模块）和元件（或模块）之间的 互连，就像网表一样互连，就像网表一样 优点是可以将已有的设计成果用到当前的设计中去，因而大大优点是可以将已有的设计成果用到当前的设计中去，因而大大 提高设计效率，对于可分解的大型设计，结构描述方式是首选提高设计效率，对于可分解的大型设计，结构描述方式是首选 方案方案 另外也可以使用上述三种描述方式的组合来进行结构体的另外也可以使用上述三种描述方式的组合来进行结构体的 描述，即混合描述方式描述，即混合描述方式行为描述方式n加法器加法器nC=a+bC=a+b数据流描述方式加法器加法器Co=a

19、and bCo=a and bSo= (a xnorSo= (a xnor (not b) (not b)结构描述方式结构描述方式ENTITYENTITY mux21amux21a ISIS PORTPORT( a, b :( a, b : ININ BIT ;BIT ; s :s : ININ BIT;BIT; y :y : OUTOUT BIT ) ;BIT ) ;END ENTITYEND ENTITY mux21amux21a ;ARCHITECTUREARCHITECTURE one one OFOF mux21a mux21a ISISBEGINBEGINY=a Y=a WHENW

20、HEN s= s=0 0 ELSEELSE b; b;END ARCHITECTUREEND ARCHITECTURE one; one;ENTITYENTITY mux21amux21a ISIS PORTPORT( a, b :( a, b : ININ BIT ;BIT ; s :s : ININ BIT;BIT; y :y : OUTOUT BIT ) BIT ) ; ;END ENTITYEND ENTITY mux21amux21a ;ARCHITECTUREARCHITECTURE one one OFOF mux21a mux21a ISISSignal d, e: bit;Signal d, e: bit;BEGINBEGINd=a and (not s);d=a and (not s);e=b and s;e=b and s;y=d or e;y=d or e;END ARCHITECTUREEND ARCHITECTURE one; one;ENTITYENTITY mux2