基于NIOSII的VGA显示电路设计

1、精品论文 毕 业 设 计（论 文）题 目： 基于Nios_II的VGA显示电路设计学 院： 系 部： 专 业： 班 级： 学生姓名： 导师姓名： 职称： 教授 起止时间： 毕业设计(论文)任务书 学生姓名 指导教师 职称教授学院 系部 专业 题目基于NIOSII的VGA显示电路设计 任务与要求任务:1. 掌握FPGA的工作原理，掌握Qurtus、Nios软件的使用方法，掌握SOPC的系统构架过程；2. 掌握VGA的显示形式，掌握IP核的使用方法；3. 以FPGA芯片为核心，构建包括FPGA、VGA接口的硬件电路；4. 构建SOPC系统，编写VGA显示模式的数据程序，并进行调试5. 完成毕业设计

2、报告的撰写。要求:1. 掌握ALTERA公司FPGA器件的基本工作原理及开发软件的使用方法；2. 掌握VGA的显示方法；3. 具有C语言、VHDL（或Verilog HDL）程序调试、仿真的能力；4. 具有电路的组装和调试能力；5. 具有外文资料的阅读能力；6. 具有撰写设计文档的能力。开始日期 完成日期 主管院长(签字)年月日毕 业 设 计 (论文) 工 作 计 划 学生姓名 指导教师 职称教授学院 系部微电子系专业电子信息工程题目基于NIOSII的VGA显示电路设计工作进程起 止 时 间工 作 内 容3月28日4月4日查找资料，阅读相关资料，并且对系统设计做个整体的规划。4月5日4月11日

3、阅读指导教师提供的参考资料；学习VGA的显示方法。 4月12日5月2日使用ALTERA公司的FPGA芯片进行SOPC的系统构架。5月3日5月23日使用C语言、VHDL（或Verilog HDL）语言完成VGA显示的数据程序编写。5月24日6月13日对整个系统进行软硬件联调。6月14日6月27日撰写毕业设计论文。6月28日7月1日准备毕业答辩。主要参考书目（资料）基于FPGA的嵌入式系统设计任爱锋等，西安电子科技大学出版社SOPC嵌入式系统实验教程(一) 周立功，北京航天航空大学出版社基于NiosII内核的FPGA电路系统设计赫建国等，电子工业出版社主要仪器设备及材料（1）PC机（2）Alter

4、a公司的FPGA系统电路板（3）VGA显示器（4）电源、示波器论文（设计）过程中教师的指导安排 每周星期一下午进行一次设计指导对计划的说明 学院毕业设计(论文)开题报告 院（系） 专业 级 班课题名称：基于NIOS II的VGA显示电路设计学生姓名： 学号： 指导教师： 报告日期： 1.本课题所涉及的问题及应用现状综述：VGA由于良好的性能迅速开始流行，厂商们纷纷在VGA基础上加以扩充将显存提高至1M并使其支持更高分辨率。VGA技术的应用还主要基于VGA显示卡的计算机、笔记本等设备，而在一些既要求显示彩色高分辨率图像又没有必要使用计算机的设备上，VGA技术的应用却很少见到。本课题对嵌入式VGA

5、显示的实现方法进行了研究。 基于NiosII软核这种设计方法的嵌入式VGA显示系统，可以在不使用VGA显示卡和计算机的情况下，实现VGA图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点，可广泛应用于超市、车站、飞机场等公共场所的广告宣传和提示信息显示，也可应用于工厂车间生产过程中的操作信息显示，还能以多媒体形式应用于日常生活。要实现以NiosII软核处理的VGA显示就要解决数据来源、数据存储、时序实现等问题。其主要分为：控制器，显示数据缓存区，数模转换器DAC ，数据源及其接口。控制器：VGA显示有多种模式，需要通过控制器实现模式间切换，还需要对显示的内容进行接收、处理和显示。所以控

6、制器的性能越高，数据更新和显示效果就越好。 显示数据缓存区：VGA显示要求显存速度快、容量大。数模转换器DAC：VGA显示对数模转换DAC有如下要求：一是高速转换，转换的速度应该在80MHz或以上；二是同步性好，能保证 R、G、B三路信号的同步性；三是有相应的精度。数据源及其接口：要提高VGA显示的效率，就要不断更新数据，同时还要保证实时性，因此需要非常高的接口速度。2本课题需要重点研究的关键问题、解决的思路及实现预期目标的可行性分析：本课题的重点研究问题是VGA时序的控制，Nios II软核处理器为核心的数据处理平台的搭建和动画显示的C语言编程及其算法实现。硬件平台主要在Terasic公司的

7、Altera DE I开发板上实现，系统主要利用Nios的内核、片内存储器、VGA时序控制器等，都集成在一块Altera的Cyclone II FPGA芯片上，使用SoPC Builder来配置生成片上系统SoPC Builder自动产生每个模块的HDL文件，同时自动产生一些必要的仲裁逻辑来协调系统中各部件的工作。本课题搭建的是一个以Nios II软核处理器为核心的数据处理平台，编程至Altera的FPGA中处理器，通过连接VGA接口、存储器件、控制显示外设显示相应的图片或动画效果。3.完成本课题的工作方案完成本课题要认真复习硬件描述语言Verilog的基本知识，并对VGA的时序控制有一定的认

8、识了解，掌握Quartus II和Nios II软件的使用和设计方法。熟练使用SOC进行C语言嵌入编程，熟悉Altera公司DE I板子的使用，完成本课题的工作方案如下：第一周: 完成知识储备，复习Verilog硬件语言描述的设计方法及其基本语法；第二周: 掌握Quartus II软件的使用，弄清楚VGA的时序关系，提交毕业设计开题报告；第三周: 完成完成VGA时序电路设计代码设计，并提交设计方案报告；第四周: 学习Nios II软核和SOC平台的搭建及其使用；第五周: 对VGA所要显示的静态图案进行算法分析整理；第六周: 对VGA所要显示的动态图案进行算法分析整理；第七周: 提交分析整理报告

9、，并进行中期检查；第八周: 完成VGA显示电路的代码设计；第九周: 对VGA电路设计进行仿真分析并提交仿真报告；第十周: 完成VGA显示电路的设计，并提交报告；第十一周: 用Verilog硬件描述语言编写检测电路原代码，并进行后期检查；第十二周: 毕业设计论文；第十三周: 完成毕业设计论文；第十四周: 完成毕业设计答辩；4指导教师审阅意见指导教师(签字)： 年 月 日说明：本报告必须由承担毕业论文(设计)课题任务的学生在毕业论文(设计) 正式开始的第1周周五之前独立撰写完成，并交指导教师审阅。学院毕业设计 (论文)成绩评定表学生姓名 性别 学号 专 业班 级 课题名称基于Nios II的VGA

10、显示电路设计课题类型硬件设计难度较难毕业设计（论文）时间 指导教师 (职称 教授 )课题任务完成情况论文 (千字)； 设计、计算说明书 (千字)； 图纸 (张)；其它(含附件)：指导教师意见分项得分：开题调研论证 分； 课题质量（论文内容） 分； 创新 分；论文撰写（规范） 分； 学习态度 分； 外文翻译 分指导教师审阅成绩：指导教师(签字)： 年 月 日评阅教师意见分项得分：选题 分； 开题调研论证 分； 课题质量（论文内容） 分； 创新 分；论文撰写（规范） 分； 外文翻译 分评阅成绩： 评阅教师(签字)： 年 月 日验收小组意见分项得分：准备情况 分； 毕业设计（论文）质量 分； （操作

11、）回答问题 分验收成绩：验收教师(组长)(签字)： 年 月 日答辩小组意见分项得分：准备情况 分； 陈述情况 分； 回答问题 分； 仪表 分答辩成绩： 答辩小组组长(签字)： 年 月 日成绩计算方法(填写本院系实用比例)指导教师成绩 20 () 评阅成绩 30 () 验收成绩 20 () 答辩成绩 30 ()学生实得成绩(百分制)指导教师成绩 评阅成绩 验收成绩 答辩成绩 总评 答辩委员会意见毕业论文(设计)总评成绩(等级)： 院答辩委员会主任(签字)： 学院(签章) 年 月 日备注目录摘要IAbstractII引言11 QuartusII软件工具.2QuartusII简介.2QuartusI

12、I基本设计流程22 SOPC Buider开发工具72.1 SOPC Buider简介72.2 SOPC Buider用户界面83 NiosII软件工具113.1 NiosII简介113.2 NiosII基本设计流程123.3 系统NiosII的硬件配置134 硬件件系统的整体电路框图与设计原理225 VGA硬件系统的模块设计235.1 VGA简介235.2 VGA接口定义23VGA接口电路结构设计256 动画显示的C语言算法设计276.1 背景颜色的显示和变换27小球运动的轨迹和颜色变换28结论28致 谢29参考文献30附录：Nios II C语言动画设计代码.31摘要VGA由于良好的性能迅

13、速开始流行，厂商们纷纷在VGA基础上加以扩充将显存提高至1M并使其支持更高分辨率。VGA技术的应用还主要基于VGA显示卡的计算机、笔记本等设备，而在一些既要求显示彩色高分辨率图像又没有必要使用计算机的设备上，VGA技术的应用却很少见到。本课题对嵌入式VGA显示的实现方法进行了研究。 基于NiosII软核这种设计方法的嵌入式VGA显示系统，可以在不使用VGA显示卡和计算机的情况下，实现VGA图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点，可广泛应用于超市、车站、飞机场等公共场所的广告宣传和提示信息显示，也可应用于工厂车间生产过程中的操作信息显示，还能以多媒体形式应用于日常生活。本课题

14、采用Nios II处理器等FPGA芯片设计实现VGA动画显示效果。整个设计采用的是VerilogHDL硬件描述语言和C语言程序。由Altera实验板、VGA显示电路、NiosII处理器组成，在Quartus II软件下配置Nios II处理器、通过软件仿真验证实现正确的工作时序后，将编译结果下载到FPGA芯片上完成本课题设计。关键字：Nios II，VGA，FPGA，Verilog，Quartus IIAbstractVGA because of good performance quickly became popular， manufacturers are based on the VG

15、A video memory to expand will increase to 1-m and its support higher resolution. VGA technology application also mainly based on VGA display card computer， laptop and other equipment， while in some is required to display color high-resolution images and there is no need to use computer equipment， VG

16、A technology application rarely meet. This topic for embedded VGA display realization method was studied. Based on NiosII soft nuclear this design method embedded VGA display system， can not use VGA display adapters and in computer， realize VGA image display and control. System has low cost， simple

17、construction， application flexible advantages， can be widely used in supermarket， railway stations， airports and other public places advertisements and tip information display， can also be applied to factory workshop production process of operational information display， and also can with multimedia

18、 forms were applied in everyday life.This subject adopts Nios II processor chip design realize such FPGA VGA animation display effect. The whole design uses is VerilogHDL hardware description language and C language program. By Altera experimental board， VGA display circuit， NiosII processor compone

19、nt in the next Quartus II Nios II processor software configuration software simulation validation achieve， through the correct work timing， will compile results downloaded to finish this topic on FPGA chip design.Key words: Nios II， VGA， FPGA， Verilog， Quartus II引言VGA（Video Graphics Array）即视频图形阵列，是I

20、BM在1987年随PS/2机一起推出的使用模拟信号的一种视频传输标准，在当时具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。这个标准对于现今的个人电脑市场已经十分过时。即使如此，VGA仍然是最多制造商所共同支持的一个标准，个人电脑在加载自己的独特驱动程序之前，都必须支持VGA的标准。随着电子工艺的不断进步，低成本的FPGA器件推陈出新，促使FPGA成为当今硬件设计的首选之一。FPGA已大量应用于采集和控制领域，其中对VGA信号的采集更有着大量的应用。虽然专用的VGA芯片具有更稳定的时序，更多的显示模式可供选择等优点， 但基于FPGA 设计和使用的VGA接口更具有以下

21、优势: (1)使用芯片更少，节省板上资源，减小布线难度；( 2)当进行高速数据传输时，具有更小的高频噪声干扰；( 3)系统成本下降，产品更有价格优势。而且在现代EDA强大功能的支持下，电子设计实现容易、仿真方便、周期日益缩短。本课题所设计的VGA显示电路，其以Nios II处理器为核心，用Altera FPGA实验板，加以相应的软件程序控制VGA的动画显示效果。基于这种设计方法的嵌入式VGA显示系统在日常生活中可以很灵活、方便的得到应用。1 Quartus II软件工具1.1 Quartus II 简介Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、Ver

22、ilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程

23、的各个阶段使用熟悉的第三方EDA工具。此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalT

24、ap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。 1.2 Quartus II 基本设计流程1、打开Quartus II软件，可以看到主界面由四部分构成：工程导向窗口、状态窗口、信息窗口和用户区。如图1-1所示。图 1-1 QuartusII基本界面2、使用視窗選單File New Project Wizard选项启动项目向导，如图1-2所示，并分别指定创建工程的路径，工程名和顶层文件名。工程名和顶层文件可以一致也可以不同。一个工程中可以有多个文件，但只能有一个顶层

25、文件。这里我们将工程名取为DE1_NIOS，顶层文件名取为DE1_NIOS。图 1-2 QuartusII项目名称、路径、顶层文件设定窗口2、点击Next进入如图1-3所示，在新建的工程中添加已有Verilog HDL 文件到工程中，没有不添加。图1-3 文件添加窗口3、点击Next进入如图1-4所示，可选择芯片型号。图1-4 芯片型号选择窗口4、点击Next进入如图1-5所示，可选择设计分析工具，仿真工具和时序分析。图1-5 EDA工具设置5、点击Next进入如图1-6所示，可查看所建立的工程的详细相关的信息。再点击Finish完成工程的建立。图1-6 工程详细信息6、使用視窗選單FileN

26、ew启动选项如图1-7，选择Verilog HDL File点击OK完成新建一个用户编辑的文件，再使用視窗選單FileSave As 给文件重命名。图1-7 新建文件类型选择7、接下来在用户编辑区编写Verilog代码，也可以使用Block Editor建包含代表其他設計檔案符號的方塊圖，或建示意圖。代码编写完成后使用視窗選單Assignments Assignment Editor、Settings對話框、FloorplanEditor和/或LogicLock功能指定初始設計限制。8、使用视图窗ProcessingStart Compilationg进行编译，编译包括Analysis &am

27、p; Synthesis合成设计、模拟器对设计执行功能模拟、Fitter对设计执行配置和路线、Timing Analyzer对设计進时序分析、模拟器对设计进行时序模拟、Assembler为设计建编成档案(Generate Programing File)。如图1-8所示。图1-8 工程编译报告9、通过后新建一个波形文件，继而进行波形仿真分析。再使用编成档案、Programmer书画和Altera硬体(如ByteblasterII)对元件进行编程(Program)；或将编成档案转换为其它档案格式以供嵌入式处理器或是其他处理器系统使用。2 SOPC Buider开发工具SOPC 即system o

28、n a programmable chip 是指用可编程逻辑技术把整个系统放到一块硅片上。一方面它是片上系统即由单个芯片完成整个系统的主要逻辑功能；另一方面，它是可编程系统，具有灵活的设计方式，可裁减、扩充、升级，并具备软硬件在系统可编程的功能。这项技术将EDA、计算机设计、嵌入式系通、工业自动控制系统、DSP及数字通信系统等技术融为一体。2.1 SOPC Builder 简介SOPC Builder 是Altera 公司推出的一种可加快在PLD 内实现嵌入式处理器相关设计的工具，其功能与PC 应用程序中的引导模板（wizard）类似，旨在提高设计者的效率。设计者可确定需要的处理器和参数，并据

29、此创建一个处理器的完整存储器映射设计者还可以选择所需的IP 外围电路，如存储控制器、I/O 控制器和定时器等模块。SOPC Builder 库中已有的组件包括：处理器：包括片内处理器和片外处理器接口。IP 及外设：包括通用的微控制器外设、通信外设，多种接口（存储器接口、桥接口、ASSP、ASIC），DSP IP 和硬件加速外设。2.2 SOPC Builder 用户界面SOPC Builder是集成在QuartusII内部的SOPC系统级开发工具，利用它可方便的构建一个SOPC系统。所带的EDA工具具有丰富的调试资源，有综合器，仿真器和时序器等。打开QuaratusII 的一个项目，选择Qua

30、ratusII 工具栏（Tool 菜单）中的SOPC Builder选项，就可以启动SOPC Builder工具。SOPC Builder 的用户界面包括系统元件（System contents）页、系统设置（More cpu Setting）页及其系统生成页。如图2-1所示。图2-1 SOPC Builder 的用户界面a 系统元件页用户可以在系统元件页中定义自己所需的系统。在他的模块面板中包括了用户可获得的所有的元件清单。在模块表中已列出来的是用户已添加到系统中的一些模块。当用户启动SOPC Builder 生成系统时，就会生成一个系统模块，这个模块包含了用户所定义的所有元件和接口以及自动

31、生成的总线和相关的互联逻辑。模块表中列出的是用户添加到用户所设计的系统中的模块，其包括桥、总线接口、CPU、存储器接口、外围设备等如图2-2 所示。此外，用户可以用模块表来描述以下一些项目：连接的主从特性、系统的地址映射、系统中断请求分配、控制共享从元件的优先权系统元件页还包括以下一些附加选项：（1）器件系列选择（Device family）：由用户从器件列表中选择用户的目标器件。这项设置非常重要，因为SOPC Builder 是利用所选器件的结构优势来产生符合系统逻辑的。（2）系统的时钟频率：外围设备利用系统时钟来产生时钟分频或波特率等。SOPC Builder的build-in testb

32、ench 发生器还利用这项设置来产生用户所要求的频率。图2-2 SOPC Builder系统构成列表和地址b 系统的设置项当用户向所设计的系统中添加元件时，比如一个 NIOS 嵌入式处理器，在SOPC Builder 中就会出现一个系统设置（more cpu setting）的附加页。这个附加页可以让用户用来设置一些附加的参数或者与系统中其它元件的相连关系。比如，用户可以定义cpu和存储器元件之间的相连关系指名哪一个用来做程序存储器，那一个用来做数据存储器的。对于用到的系统设置页的元件，SOPC Builder 会对用户添加到系统中的这个元件的每种情况都生成一个系统设置页。c 系统生成页系统生

33、成也是用来生成系统的。它包含一些选项，用户可以通过设置来控制生成的过程，比如，可以指定生成仿真工程。如图2-3所示点击 generate 按钮来生成所设计的系统。SOPC Builder 会生成一些项目：SDK（Software Development kid）软件开发工具包，只在nios 系统中产生，niosII不会生成此文件；系统中每一个元件的 HDL 文件、定制成系统模块的HDL文件、还有仿真工程文件和日志（.log）文件。图2-3 系统生成页3 NiosII软件工具3.1 NiosII简介Altera 正式推出的Nios II系列32位RSIC嵌入式处理器。Nios II系列软核处理器

34、是Altera的第二代FPGA嵌入式处理器，其性能超过200DMIPS，在Altera FPGA中实现仅需35美分。Altera的Stratix 、Stratix GX、 Stratix II和 Cyclone系列FPGA全面支持Nios II处理器，以后推出的FPGA器件也将支持Nios II。自Altera于2000年推出第一代16位Nios处理器以来，已经交付了13000多套Nios开发套件，Nios成为最流行的软核处理器。Nios II系列32位处理器RISC嵌入式处理器具有超过200 DIMP的性能，在FPGA的实现成本只有35美分。由于处理器是软核形式，具有很大的灵活性，用户可以在

35、多种系统设置组合中进行选择，即可达到性能、特性和成本目标。采用NiosII处理器进行设计可以帮助用户将产品迅速推向市场，延长产品生命周期，防止出现处理器渐过时。和第一代相比，Nios II核平均占用不到50%的FPGA资源，而计算性能增长了1倍。Nios II的可定制性：采用Nios II处理器，开发者将不会局限于先制造的处理器技术，而是根据自己的标准定制处理器，按照需要选择合适的外设、存储器和接口。用户也可以轻松继承自己的专有功能，使设计具有很大的竞争优势。Nios II具有完全可定制呵呵重新配置特性，其开发的产品可以满足现在和以后的需求。Nios II处理器系列包括三种内核：快速（Nios

36、 II/f）、标准（Nios II/s）、经济型（Nios II/e），每一种型号的内核其性能和价格都进行了优化，所有这些内核共享32位指令集体系，都与二进制代码兼容。Nios II外设的可定制性：Nios II其包含有一套通用外设和接口库，利用SOPC Builder软件中的用户逻辑接口向导可以生成自己的定制外设并将其集成在Nios II处理器系统中。Nios II处理器具有完善的软件开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时操作系统（RTOS）和TCP/IP协议栈。设计者能够用Altera Quartus II开发软件中的SOPC Builder系统开发工具很容易地

37、创建专用的处理器系统，并能够根据系统的需求添加Nios II处理器核的数量。Nios II处理器系列由三个不同的内核组成，可以灵活地控制成本和性能，从而拥有广泛的应用空间。 JTAG调试模块：JTAG调试模块提供了通过远端PC主机实现Nios II处理器的在芯片控制、调试和通讯功能，这是Nios II处理器的一个极具竞争力的特性。用户指令：开发人员可以在Nios II CPU 核内增加硬件，用以执行复杂运算任务，为时序要求紧张的软件提供加速算法。外围设备及接口：Nios II开发套件包括一套标准外围设备库，在Altera的FPGA中可以免费使用。Avalon交换式总线 Avalon交换式总线在

38、处理器、外围设备和接口电路之间实现网络连接，并提供高带宽数据路径、多路和实时处理能力。Avalon交换式总线可以通过调用SOPC Builder设计软件自动生成。 使用Nios II软件开发工具能够为Nios II系统构建软件，即一键式自动生成适用于系统硬件的专用C/C+运行环境。Nios II集成开发环境（IDE）提供了许多软件模板，简化了项目设置。此外，Nios II开发套件包括两个第三方实时操作系统（RTOS）MicroC/OS-II(Micrium)，Nucleus Plus(ATI/Mentor)以及供网络应用使用的TCP/IP协议栈。将处理器实现为HDL的IP核，开发者能够完全定制

39、CPU和外设，获得恰好满足需求的处理器。3.2 Nios II基本设计流程Nios II是用NiosII IDE 集成开发环境来完成整个软件项目工程的编辑、编译、调试和下载的。如图3-1所示的典型NIosII 系统的硬件组成：图3-1 NIosII系统硬件组成NiosII的基本开发工作流程：1、初期工作：需要做软硬件的结合处理，需要对系统进行需求分析。2、硬件开发：用SOPC Builder 定义NiosII 处理器系统，用Quartus 软件定义器件、分配管脚并编译。3、软件开发：C/C+程序开发，开发定制的硬件驱动的程序，定制硬件平台作为目标进行编译连接。4、下载到开发板上进行验证5、成功

40、完成NiosII 系统设计a 硬件开发流程用 SOPC Builder 来选择合适的CPU、存储器及外围器件，比如片内存储器、PIO、UART 和片外存储器接口。是用 QuartusII 软件选取具体的器件，并对SOPC Builder 生成HDL 设计文件进行布局布线；再根据开发板分配I/O 管脚。编译完后生适合目标器件的网表。可以使用下载电缆将配置文件下载到开发板上。当校验硬件或时钟完毕时软件开发工作就可以开始了b 软件开发流程系统软件设计具体工作如下：1 在用SOPC Builder 系统集成软件进行硬件设计同时，局开始编写C/C+软件，比如算法或控制程序。用户可以使用现成的的软件库和开

41、放的操作系统内核加快开发进程。2 在NiosII IDE 中建立新的软件工程时，IDE 会根据SOPC Builder 对系统的硬件配置自动定制HAL（硬件抽象层）系统库。这个系统库可以为程序和底层硬件的通信提供接口驱动程序。3 使用NiosII IDE 编译调试软件。4 硬件以下到板上的基础上将软件下载到开发板上并在硬件上运行。3.3 系统NiosII的硬件配置在Quartus II集成开发环境中建立新的工程和顶层模块后，启动SOPC Builder创建Nios II系统。如图3-2所示。图3-2 SOPC Builder的用户界面根据设计要求，将时钟设置为120MHz，并从元件列表中选择需

42、要的器件来创建Nios II系统。CPU的设置方法如下：双击NiosII Processor 在弹出的Parameter Seettings中选择Altera NiosII 对话框，选择一个快速型的CPU 核，即NiosII/f，如图3-3所示。图3-3 Nios II核选择再点击JTAG Debug Module 标题栏，选择第一级的调试支持Level1，如图3-4所示。图3-4 JTAG Debug Module点击Finish 完成了NiosII CPU核的配置工作。自然项目中便会增加一个niosII 处理器，初始名字为cpu_0，也可以将其改名。改名的方法是：右键单击cpu_0选择Re

43、Name，输入名字后点回车即可。如图3-5所示。图3-5 完成NiosII CPU系统配置接下来是将jtag_uart、sdram、tri_state_bridge、uart和VGA等自定义的ip核完成配置。然后，点击System 选择Auto-Assign Base Addresses，让系统自动分配基地址，如图3-6所示。图3-6 系统自动分配基地址然后，点击Sysetm选择Auto-Assign IRQs，让系统自动分配中断，如图3-7所示。图3-7 系统自动分配中断通过以上的ip核添加和配置设置，最终完成了整个SOPC Builder硬件配置，如图3-8所示。图3-8 配置结果完成图在

44、SOPC Builder中配置完成后，点击Gnerate按钮，将会自动生成Nios II系统。系统生成成功如图3-9 所示。图3-9 系统生成成功生成Nios II系统以后，要集成Nios II系统到Quartus II工程。在已经建立的system_0.bdf窗口的任意处双击，弹出添加符号（Symbol）对话框，将刚刚生成的Nios II系统的符号以及所需要的输入输出引脚符号添加到窗口中，最后形成完整的顶层模块设计图。如图3-10所示。图3-10 顶层模块图顶层模块图生成后，要进行FPGA板子的引脚的分配。各引脚分配结果如图3-11 所示。图3-11 引脚分配所有FPGA引脚分配成功后，便开

45、始进行编译硬件系统，选择ProcessingStart Compilation进行全程编译，也可以选择工具栏上的按钮启动编译。编译结束后，对话框显示消息“Full compilation was successful”，单击OK进入Compilation Report窗口，该窗口包括编译报告、综合报告、适配报告、时序分析报告等，如图3-12所示。图3-12 编译报告窗口接下来，要NiosII软件进行动画设计编程。启动Nios II IDE，在Nios II IDE 中，选择File New Project，开启New Project 对话框，选择 C/C+ Application，如图3-13

46、所示。图3-13 创建新工程然后选择Next，进入下一步，在模板中选择Hello World，如图3-14所示。图3-14 模板选择点击“Location”右边的“Browse”按钮打开目录对话框选择工作目录；点击“SOPC Builder System”右边的“Browse”按钮打开目录对话框，从该工程目录下找到“system_0.ptf”，因为NiosII IDE 必须从这个硬件系统文件中获取该系统的相关信息。打开该文件后，按Finish，即建立一个名为Hello_World_0 的模板，如图3-15 所示。图3-15 Hello_World_0模板建立打开项目中的文件：hello_wor

47、ld.c，根据本设计的需要，编写设计自己的动画程序代码。代码编写完成后，需要进行编译调试，进行编译前如果像优化程序可以做一些设置，右键点击hello_world_0 工程名称， 在弹出的菜单中选择“Properties”进行相关设置，其目的是为了减少程序占用内存空间。接下来进行编译，右键点击“hello_led_0”，在弹出的菜单中选择“Build Project”进行编译。如图3-16所示。图3-16 编译编译完成后，进行调试。将ByteBlasterII 下载线接到FPGA试验平台的JTAG 口，接上5V 电源。右键点击hello_world_0 工程名称， 在弹出的菜单中点击“Run a

48、s”选择“NiosII Hardware”，如图3-17 所示。图3-17 启动调试NiosII IDE 会打开调试界面（Debug Perspective），可在程序中设置断点，运行是程序将停止在断点处，点击继续执行（Resume）按钮，程序便会继续运行，此时可以看到VGA显示器上的动画显示。点击按钮，程序暂停运行，点击按钮退出运行，如图3-18 所示。图3-18 调试界面最后还需要回到 Quartus软件里面对整个系统进行编译，选择“Processing” 菜单下面的“Star Compilation”。编译成功以后我们就可以选择“Tools”菜单里面的“Programmer”，下载整个配

49、置到FPGA板子中去。然后在niosII 环境中点击run as 将C 程序下载到试验板中去。4 系统整体电路框图与设计原理 本系统的设计是以含有Nios II处理器的FPGA实验板作为系统的核心器件，通过接口电路，在CRT显示器上显示动画效果。其系统原理框图如下4-1图。图4-1 系统整体电路框图Flash/SM卡和显存SDRAM是提供程序运行或是数据存储，VGA接口电路是由自己硬件代码设计生成的IP核。Nios II处理器使用的是Altera公司的cyclone芯片来控制整个系统的运行，CRT显示的效果是根据算法设计显示的动画效果。选用本款Altera 器件来进行电路设计的主要原因是为了使

50、外设的设计，地址、数据和控制信号能够使用分离的、专用的端口；还有外设不需要对地址总线周期和数据总线周期进行识别，也不需要在未被选中时使输出无效。分离的地址、数据和控制通道能够简化了与片上用户自定义的一些逻辑的连接 。1、CycloneII是Altera公司推出的第二代产品，速度较快，逻辑资源丰富，是性价比很高的FPGA器件之一。DE1开发板所采用的EP2C20器件，片上资源丰富，包括两个CPU软核，以及大量的IP核，如flash控制器、SDRAM及其控制器，PLL、VGA、音频、UART和丰富的GPIO，符合本系统的需求。2、开发软件采用QuartusII7.2和NiosII IDE7.2简单

51、易用，SOPC Builder是集成QuartusII内部的SOPC系统级开发工具，利用它可方便的构建一个SOPC系统。所带的EDA工具具有丰富的调试资源，有综合器，仿真分析器和时序分析器。5 VGA硬件系统的模块设计5.1 VGA 简介VGA (Video Graphic Array)作为一种标准的显示接口得到了广泛的应用。在VGA接口协议框架中，根据不同的分辨率和刷新频率，又分为不同的显示模VGA (640 ×480) 、XGA ( 800 ×600)和SV2GA (1024 ×768) 。常见的彩色显示器一般由CRT(阴极射线管)构成，彩色是由R、G、B (红：Red、绿： Green、蓝：B1ue)三色组成。显示是采用逐行扫描的方式，阴极射线枪发出的电子束打在涂有荧光粉的荧光屏上，产生RGB三基色，最后合成一个彩色图像。在VGA接口协议中，不同的显示模式因为有不同的分辨率或不同的刷新频率，所以其时序也不相同。对于每种显示模式的时序， VGA 都有严格的工业标准。5.2 VGA 接口定义VGA