《数字逻辑电路》期末考试题期末考试卷测试卷AB卷带答案模拟试题试卷3

1、装订线- 院系： 专业班级： 学号： 姓名： 座位号： - 2021-2022学年第一学期期末考试试卷数字逻辑电路（A）卷命题教师： 任课教师： 课程代码：22801105适用班级：计算机科学与技术 题 号一二三四五总分分 值2020102030得 分评卷人得分一、（每小题2分，共20分）1、下列数中最小的数是 【B】A、（3D）16 B、（57）8C、（70）10 D、（111010）22、16个输入端的编码器按二进制数编码时，输出端的个数是 【C】A、2个 B、3个C、4个 D、8个3、组合逻辑电路的基本组成单元是 【A】A、门电路 B、触发器C、计数器 D、寄存器4、指出下列各式中哪个是

2、四变量A、B、C、D的最小项 【C】A、ABC B、A+B+C+DC、 D、5、CMOS数字集成电路与TTL数字集成电路相比突出的优点是 【A】A、微功耗 B、高速度C、高抗干扰能力 D、电源范围宽6、同步时序电路和异步时序电路比较，其差异在于后者 【B】A、没有触发器； B、没有统一的时钟脉冲控制；C、没有稳定状态； D、输出只与内部状态有关；7、欲使JK触发器实现T触发器的功能，则输入端JK应为 【D】A、J=0，K=1 B、J=1，K=0C、J=0，K=0 D、J=1，K=18、由与非门组成的基本RS 触发器不允许输入的变量组合、为 【A】A、00 B、01C、10 D、119、555定

3、时器的结构如图1.1所示，如果芯片的5脚悬空；RD=VCC=5V，6脚输入4V电压，2脚输入2V电压，下列关于555电路说法正确的是 【A】图1.1 （题1.9）A、UO输出低电平，放电开关V1导通 B、UO输出高电平，放电开关V1截止C、UO输出低电平，放电开关V1截止 D、UO输出高电平，放电开关V1导通10、图1.2所示用74LS161（同步16进制计数器，CR异步清零、LD同步置数、OC进位输出端）构成的计数器模M=9的是 【D】评卷人得分二、（每小题2分，共20分）三、1、数字逻辑电路，按其功能特点和结构特点可将电路分为 组合逻辑 电路和 时序逻辑 电路。2、T触发器的特征方程为，D

4、触发器的特征方程为。3、OC门称为集电极开路门，多个OC门输出端并联到一起可实现_ 线与_功能。4、n变量逻辑函数最多包含 2n 个最小项。5、将化简为最简与或式为F= AB+BC+AC 。6、某计数器的输出波形如图2.1所示，该计数器是_ _ 六_进制计数器。图2.1（题2.6）7、实现20个状态的同步时序电路最少需用 5 个触发器。8、二进制集成译码器74LS138，它包含了、三个使能端。 为保证译码器正常工作，应使置为 高 电平，、置为 低 电平。9、在图2.2所示的电路中，输出端Y与输入端A，B之间的逻辑关系为 Y=A·B 。图2.2（题2.9）10、输出低电平有效的显示译码

5、器可以直接驱动 共阳极 型数码管。评卷人得分三、（正确在题号后看好内填写“T”,错误的填写“F”）（每小题1分，共10分）1.多路选择器（多路开关）能够通过模拟信号。 （ F ）2.边沿触发器在工作时，要求必要的数据建立时间和保持时间。 （ T ）3.在卡诺图中，每一行两端的最小项不是逻辑相邻项。 （ F ）4. 译码器的作用就是将输入的代码译成特定信号输出。 （ T ）5.图3.1所示的计数器是8421BCD码的十进制计数器。 （F ） 图3.1（题3.5）6.TTL或非门其多余的输入端可接逻辑0。 （T ）7.DDL（二极管二极管逻辑）或门电路存在着高电平转移的缺陷。 （ T ） 8.TT

6、L电路有多种标准化产品，尤其以54/74系列应用最为广泛。其中54系列为军用品，74系列为民用品。 （ T ）9.在边沿JK触发器中，若JK=01，则触发器完成置0功能。 （ T ）10.施密特触发器可将输入的模拟信号变换成矩形脉冲输出。 （T ）评卷人得分四、综合题（每小题5分，共20分） 1、写出图4.1所示电路表示的逻辑函数关系式图4.1 (题4.1)Y=；2、异步计数器如图4.2所示，试画出Q端的输出波形。画出Q0 （2分）Q1 （3分）图4.2 (题4.2)3、组合逻辑电路如图4.3示，请根据输入信号波形画出输出波形图。 图4.3(题4.3)4、写出图4.4所示，卡诺图中逻辑函数的最

7、简与或表达式。 图4.4(题4.4) F1(A,B,C,D)= ；（F1 2分） F2(A,B,C,D)= A+C+ ；（F2 3分）评卷人得分五、设计题（每小题15分，共30分）1.1、某机构需要四条启动电路分别为A、B、C、D，当四条启动电路中出现 C、D两条同时使用或者A、B、D三条电路同时使用时，启动电路有效，其它情况下启动电路无效。按要求完成以下题目。1.1试用尽可能少的与非门来实现此控制电路，并画出逻辑图。（根据电路描述列写真值表（1分）；根据真值表写出逻辑函数表达式（1分）；化简得到的逻辑函数并转换成与非门形式（1分）；画逻辑图（2分）。 miABCDY0000001000102

8、00100300111401000501010601100701111810000910010101010011101111211000131101114111001511111 （1分）逻辑函数： Y=CD+ABD （1分） 与非门形式：Y=CD+ABD= （1分）与非门逻辑电路图： （2分）1.2、用8选一的数据选择器来实现以上题目中设计化简得到的组合逻辑电路；（5分）（要有必要的过程，A、C、D接在地址端)CD+ABD = = =m3·1+ m7·1+ m5·B （3分）（2分）1.3、试用4-16线译码器和少量逻辑门实现以上题目中设计化简得到的组合逻辑电路

9、；（5分）（需要简单的过程）（2分）（3分）2、时序逻辑电路分析与设计（15分）；图6.22.1、根据图6.2电路写出时钟方程、驱动方程、状态方程；（4分）时钟方程：； （1分）驱动方程： （1分） 状态方程：； （2分） 2.2、写出电路的状态转换表；（4分） 现 态次 态Q2n Q1n Q0nQ2n+1 Q1n+1 Q0n+10 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 10 0 0 2.3、画出状态转换图；（4分） 2.4、根据状态图画出时序图；（3分）（Q0 Q1 Q2 各1分 ）（完

10、）2021-2022学年第一学期期末考试试卷数字逻辑电路（B）卷命题教师： 任课教师： 课程代码：22801105适用班级：计算机科学与技术 题 号一二三四五总分分 值2020102030得 分评卷人得分四、（每小题2分，共20分）1、十进制数386的8421BCD码是 【 B 】A、0011 0111 0110 B、0011 1000 0110C、1000 1000 0110 D、0100 1000 01102、一个输入为A、B的两输入端与非门，为保证输出低电平，要求输入为 【 D 】A、A=1、B=0 B、A=0、B=1C、A=0、B=0 D、A=1、B=13、下列电路中，不属于组合逻辑电

11、路的是 【 C 】A、译码器 B、编码器C、计数器 D、全加器4、指出下列各式中哪个是四变量A、B、C、D的最大项 【 B 】A、ABC B、A+B+C+DC、 D、5、CMOS数字集成电路与TTL数字集成电路相比突出的优点是 【 A 】A、微功耗 B、高速度C、高抗干扰能力 D、电源范围宽6、时序逻辑电路的主要组成电路是 【 B 】A、与非门和或非门 B、触发器和组合逻辑电路C、施密特触发器和或非门 D、整形电路和多谐振荡器7、用TTL与非门或CMOS与非门组成如图1.1电路，使发光管发光的条件为【 B 】。A、两类与非门、电位器在任何位置B、只有CMOS与非门电位器在任何位置C、只有TTL

12、与非门电位器在任何位置D、两类与非门电位器在任何位置均不能图1.1（题1.7）使发光管发光8、由与非门组成的基本RS 触发器不允许输入的变量组合、为 【 A 】A、00 B、01C、10 D、119、关于图1.2所示555定时器应用电路说法正确的是 【 C 】。A、组成单稳态触发器B、组成占空比为50%的多谐振荡器C、R1的值越小，输出脉冲占空比越接近50%D、R2的值越小，输出脉冲占空比越接近50%图 1.2（题1.9）10、两片74LS290芯片扩展而成的计数器，最大模数是 【D】。A、80 B、20 C、54 D、100评卷人得分五、（每小题2分，共20分）六、1、逻辑代数中的三种基本的

13、逻辑运算为 与运算 、或运算、 非运算 。2、在数字逻辑电路中，三极管工作在 饱和 状态和 截止 状态。3、OC门称为集电极开路门，多个OC门输出端并联到一起可实现_ 线与_功能。4、n变量逻辑函数最多包含 2n 个最大项。5、将化简为最简与或式为= 。6、某计数器的输出波形如图2.1所示，该计数器是_ _6 _进制计数器。图2.1（题2.6）7、N个触发器可以构成能寄存_2N_位二进制数码的寄存器。8、同步触发器在一个CP脉冲高电平期间发生多次翻转，称为 空翻 现象。9、在图2.2所示的电路中，输出端Y与输入端A，B之间的逻辑关系为 Y=A+B 。图2.2（题2.9）10、输出高电平有效的显

14、示译码器可以直接驱动 共阴极 型数码管。评卷人得分三、（正确在题号后看好内填写“T”,错误的填写“F”）（每小题1分，共10分）1.组合逻辑电路只有多输出端，没有单输出端。 （ F ）2.逻辑变量和逻辑函数的取值只有0和1两种可能。 （ T ）3.用卡诺图合并相邻最小项的个数必须是2n个。 （ T ）4. 数字逻辑电路，按其功能特点和结构特点可将电路分为组合逻辑电路和时序逻辑电路两种类型。 （ T ）5.图3.1所示的计数器是5421BCD码的十进制计数器。 （ T ） 图3.1（题3.5）6.TTL与非门其多余的输入端可接逻辑0。 （ F ）7.DDL（二极管二极管逻辑）或门电路存在着高电平

15、转移的缺陷。 （ T ）8.全加器只能用于对两个1位二进制数相加。 （ F ）9. 若输入T=1，则边沿T触发器完成保持功能。 （ F ）10.施密特触发器可将输入的模拟信号变换成矩形脉冲输出。 （ T ）评卷人得分四、综合题（每小题5分，共20分） 1、电路如图4.1所示，试画出Q端的输出波形。 图4.1 （题4.1）2、写出图4.2所示电路表示的逻辑函数关系式。图4.2 （题4.2）Y=；3、组合逻辑电路如图4.3示，请根据输入信号波形画出输出波形图。图4.3 (题4.3)4、写出图4.4所示，卡诺图中逻辑函数的最简与或表达式。 图4.4(题4.4)F1(A,B,C,D)=； F2(A,B

16、,C,D)=；评卷人得分五、设计题（每小题15分，共30分）1、设计一个四表决逻辑电路（主评委和任意两个或两个以上副评委同意时，表决才能通过，主评委有一票否决权）。按要求完成以下题目。1.1、分析逻辑关系、定义逻辑变量（A表示主评委，1表示同意或表决通过）。（2分） 定义：主评委用A表示，B、C、D分别表示3个副评委；评委同意用1表示，反之0表示；Y表示表决结果，1表示通过，0表示未通过。1.2根据电路描述列写真值表。（2分） miABCDY000000100010200100300110401000501010601100701110810000910010101010011101111211000131101114111011511111 1.3 根据真值表列写逻辑函数表达式。（2分）1.4 化简与变换逻辑函数（与非门形式）。（3分） 1.5 用8选一的数据选择器来实现以上题目中设计化简得到的组合逻辑电路；（7分）（要有必要的过程，A、B、C接地址端)所以8选一数据选择器的输入数据为：D5=D6=D;D7=1; 其余数据端为0，电路图如下。 2、时序逻辑电路分析与设计（15分）；图6.22.1、根据图6.2电路写出时钟方程、驱动方程、状态方程；（5分）根据电路写出时钟方程、驱动方程、状态方程如下：； 1分 2