组合逻辑电路要点1

1、模拟、数字及电力电子技术第六章组合逻辑电路一、概述1、组合逻辑电路的概念数字电路根据逻辑功能特点的不同分为：组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状 态无关的电路。时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有 的状态有关的电路。2、组合逻辑电路的特点逻辑功能特点：没有存储和记忆作用。组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。3、组合逻辑电路的描述4、组合逻辑电路的分类按逻辑功能分为：编码器、译码器、加法器、数据选择器等；按照电路中不同基本元器件分为： COMS、TTL等类型；按照集成度不同分

2、为：SSI、MSI、LSI、VLSI等。二、组合逻辑电路的分析与设计方法1、分析方法根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步 骤为：a、根据给定逻辑图写出输出逻辑式，并进行必要的化简；b、列出函数的真值表；c、分析逻辑功能。2、设计方法设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。基本步骤：分析设计要求并列出真值表一求最简输出逻辑式一画逻辑图。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值 （即规定它们何时取值 0，何时取值1）。然后分析输出变量和输入变量间的逻辑关系，列出 真值表。根据真值表用代数法或卡诺图法求

3、最简与或式，然后根据题中对门电路类型的要求,将最简与或式变换为与门类型对应的最简式。1逾梦誓约模拟、数字及电力电子技术三、若干常用的组合逻辑电路（一）、编码器把二进制码按一定规律编排，使每组代码具有特定的含义，称为 编码。具有编码功能的 逻辑电路称为编码器。n位二进制代码有2n种组合，可以表示2n个信息；要表示N个信息所需的二进制代码应满足2n之No1、普通编码器（1）、二进制编码器将输入信号编成二进制代码的电路。下面以 3位二进制编码器为例分析普通编码器的工作原理。3位二进制编码器的输入为I0 17共8个输入信号，输出是3位二进制代码Y2YY0,因此 该电路又称8线-3线编码器。它有以下几个

4、特征：a、将I0 178个输入信号编成二进制代码。b、编码器每次只能对一个信号进行编码， 不允许两 个或两个以上的信号同时有效。c、设输入信号高电平有效。由此可得3位二进制编码器的真值表如右图所示， 那么由真值表可知：Y2 = I4 T 5 T6，I7 = I4I5I6I7Yl =I2 I3 I6 I7工匚丫0 =Ii I3 I5 I7 =匚有"进而得到其逻辑电路图如下：7逾梦誓约% o-爸Q三1 四O V0 QbkA k由或门构成3）由与非门构成(2)、-十进制编码器将十进制数09编成二进制代码（BCD码）的电路。具输入端为I0 I9十个高、低电平信号，输出端是四位二进制码。其工作

5、原理与3位二进制编码器类似。2、优先编码器输入输声4 L % r0(4)：0 00 0HA)0 00 12处）0 01030 01140 10 050 10 164)0 1107(A)0 11 110 0 09100 18421RCD码组码表允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。（1）、3位二进制优先编码器设I 7的优先级别最高，I6次之，依此类推，I0最低.。其真值表、逻辑表达式和逻辑电路图如下所示:A输A入输力出h AhAAhAk1XXXXXXXI11Q1XXXXXX110001XXXXXI010001XXXXI0000001XXX

6、01100000IXX0100000001X0010000000I000Y1YoI6III I I I II7 I6I 5 I 7 I 6I 5I 4I5 I4I7 I6I 5I 4I 3 I 7I 6I 5I 4I 3I 2I III III I 6 I 5I 4I 3 I 5 I 4 I 2I7I6I5 I 7I 6I 5I 4I 3 I 7 I 6 I 5 I 4I 3I 2 I 1I 6 I 5 I 6I 4I 3 I 6I 4I 2I 1AOA(2)、二-十进制优先编码器 CT74LS147CT74JSU7TTTTTTTTTCI 74LS4147编码器功能表输入（抵电平有效）输出但反

7、码）ZTZZZZZWX耳匕X 111111111111110 X X X X X X X X0 11010 X X X X X X X0 11111 0 X X X M X X10 0 01 1 1 0 x x m k x10 0 11 1 1 1 0 x x x x10 10111 11 0 X X X10 11llllllOxx110 011 1 1 1 1 1 0 X110 11111111101110（二）译码器译码是编码的逆过程，它将输入二进制代码译成相应输出信号的电路1、二进制译码器二，”-位码出译码输入01101 1译码输出高电平有效（1）、3线-8线译码器CT74LS138简介

8、3位二 进制码 输入端"b译码输入0001101 1译码输出低电平有效谡辑功能示或图YoYi片CT74LS1 理3一耳匕-马用玄匕 二二一二二使能端 包 商电平有效，牙”，£北低 电平有效.即当西=匹=。时 译玛，否则禁上译码.CT74LS138译码器的真值表和逻辑表达式如下所示:输 入 输 出1111li，0=7 隔了工生jf西订=24月0=可】6=工4工=现二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。具输出端能提供输入变量的全部最小项。(2)、二级制译码器的级联E =1时，两个译码器都不工作，输出Yo 丫5都为 高电平1。E=0时，允许译码

9、。若 A3=0,高位片不工作， 低位片工作。此时将 A3A2AA0的00000111八个代码 译成Y0 E这八个低电平信号，Y8 Y5均输出1 ；若 A3=1时，低位片不工作，高位片工作。此时将 A3 A2AA0的10001111八个代码译成 工Y5这八个低 电平信号，Y0Y7均输出1。(3)、利用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。模拟、数字及电力电子技术2、二-十进制译码器

10、将BCD码的十组代码译成09十个对应输出信号的电路，又称 4线T0线译码器MMHN线译码器mnMMMfl线T外线译码器CT74LS42逻辑示意图Eg输入输出也也44。兄Fl Y. Fj 14 Y,及耳耳190 12345 67 890 0 0 0 0 0 0 1 0 0 100 0 11 0 10 0 0 10 10 110 0 111 10 0 010 0 1111111111 10 11111111 110 1111111 1110111111 1111011111 1111101111 1111110 111 11111110 11 1111111101 1111111110伪科10 1

11、010 11110 0110 1111011111111111111111111111111111111111L1L11L111111111111111111111118逾梦誓约由功能表可以写出输出状态函数为:Y9=A3 A2A1A0;Y7 =A3A2A1Ao;Y5 =a3A2A1A0；Y3 =A3A2A1A0；Yi = A3A2A1A0;Y8 = A3A2A1A0Y6 =A3A2A1AoY4 = A3A2A1 AoY2 =A3A2A1A0Y 0 = A3 A2 Ai Ao由函数式，可以方便地用与非门设计 4线-10线译码器的逻辑电路:模拟、数字及电力电子技术3、数码显示译码器10将输入的BC

12、D码译成相应输出信号，以驱动显示器显示出相应数字的电路。下面是数码显示译码器的结构和功能示意:数码显示译码器数码显示器译，又Iu驱% 4k码*动Y£器工器】J y1 1 .。3g f com a bI 7 1IC J-i n nio -1显示的数字形苴半导体数码显示器内部接法：共阳接法和共阴接法+5 Vd DPe d com c dpSZ SZ SZ 5Zsz sz sz sz发光字段，由管脚口g 电平控制是否发光，小数点，需要时才点亮.共阳接法数码显示器需要配用输出低电平有效的译码器；共阴接法数码显示器需要配用输出高电平有效的译码器。七段显示译码器：4线-7段译码器/驱动器CC14

13、547的逻辑功能示意图和真值表(<14547BI D C B ABI输入输出数竽 显小DCBA51;1;1;LI,0XXXX00000007-1隐10(11)01111110010001011。00011001011011012100111111001310100011Q0114101Q11011011S101100011111610111111000071100011111118111)(1I111001191(10仆00000消除1101仆U(1000消隘10°仆01)1)000消隐:1000011000>.xLr hr卡上消人*100UII000逾功王001)000

14、0消第模拟、数字及电力电子技术（三）、数据选择器数据选择器的逻辑功能是从多个输入数据中按要求选择其中一个传送到输出端，也称为多路选择器（Multiplexer ,简称MUX）或多路开关。数据选择器利用地址输入端A的不同状态从DmJ1 D0共m个数据中选择其中一个传送到输出端，且 m、n的关系为m = 2n。数据选择器有“ 2选1”、“4选1”、“8选1”、“16选1”等几种类型，他们的原理大致相 同，下面仅介绍“4选1”和“8选1”两种类型的数据选择器。1、“4选1”数据选择器下面是“4选1”数据选择器的真值表、逻辑表达式和逻辑电路图：输 入输出D4AoY为00。0D01功d210D2d311

15、小Y =D°AAD1AA0D2AA0 D3AA时近邕Di13逾梦誓约2、“8选1”数据选择器 CT74LS151使能端，低电平有旗地址信号输入端A?AiCT74LS151一互补输出端8路数据输入端觊DR D3D4D5D6D7“8选1”数据选择器CT74LS151的真值表和输出函数表达式（在 ST = 0的情况下）O O O O1 O 1 O 1 O 1O 1 1 o O 1 1 o u O 1 1 1 1o u o o o o OF =Wi +.4 h4卜401）：+.4yl 卜4/岳+ AAyAD-=mD + myD1+m2D2-¥ 阳31八十附力:数据分配器（Demul

16、tiplexer,简称 DMUX ）：根据地址码的要求，将一路数据分 配到指定输出通道上去的电路。下面是1路-4路数据分配器的真值表、逻辑表达式和电路图：输入输出小4）为八巧_为00000D010400CT10000D11000。Yo =d'&丫 =dAa0Y2 = DA1AoY3=DA1A（四）、加法器在数字系统中，二进制数之间的算术都是化做若干步加法运算进行的。因此，加法器是 构成算术运算器的基本单元。（1）、半加器（Half Adder,简称 HA）：来的进位。输入输出4回舟G0000011010101101它只将两个1位二进制数相加，而不考虑低位S = AS + AB

17、=BC=AB1、一位加法器（2）、全加器（Full Adder,简称FA）:能将本位的两个二进制数和邻低位来的进位数进行相加。第K入输出用*G00000001100101001101100101010111001111112、多位加法器多位加法器是实现两个n位二进制数的想加。根据进位方式的不同，有 串行进位加法器 和超前进位加法器之分。(1)、串行进位加法器其低位进位输出端 依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高 位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位，运算速度较慢。如图是14+7=21,即二进制数1110+0111=10101的运算过程。I

18、|0SCO 工 01A BFoCO S ClA BFT1°SCO S ClA BI 111B11CO 汇 CI(2)、超前进位加法器其进位数直接由加数、被加数和最低位进位数形成，各位运算并行进行，运算速度快。£向高位片的进位输出常用4位超前进位加法器有74LS83、74LS283等。4位二进制加 数/输入端厂4位二进制加数B输入端BsB,B；Bq，本位和输出端相加结果读数为。户门3'1国低位片进位输入端模拟、数字及电力电子技术3、加法器的应用（1）、8421 BCD码转换为余3码：BCD码+0011弥 3码余3码-A-CaiA? A? A % G B? B1ABcb3 O O 60 0 11（2）、二进制并行加法/减法器C0=0时，B©0=B,电路执行A+B运算；当C°=1时，B©1 = B,电路执行A-B=A+ B运算被加数被减数 加数减数 加减控制17逾梦誓约（五）、数值比较器 Digital Comparator1、1位数值比较器将两个1位二进制数A和B进行比较，有三种可能，即 A>B、A=B、A<B,分别用输出Y（a»）、Y（a+）、Ya&