FTS CTP FPC电路设计

1、Proprietary and ConfidentialHardware Design RecommendationFocaltech Systems2010Proprietary and Confidential2FTS芯片列表电路原理图 IO电压匹配电路设计FPC设计规则和checklist专题和案例分析Proprietary and Confidential3FTS芯片列表Product NameChip NumberChannel (TX*RX)Package(mm)InterfacePanel SizeProgram MemoryIOVCCOperating Operating Vo

2、ltage(VVoltage(V) )FPC outline FPC outline （mm)mm)FT5201DE1Dual(with 80C51F921)15*106*6 QFN48IIC/SPI3.5-2.8-3.620*11FT5201DE2Dual(with 80C51F921)16*96*6 QFN48IIC/SPI3.5-2.8-3.620*11FT5301FE4Dual(with 80C51F921 or 80C51F342)20*127*7 QFN56IIC/SPI/USB5-2.8-3.62424* *13(with 13(with 80C51F921)80C51F921)

3、FT5202DE1Single15*106*6 QFN48IIC3.5OTP(20K)-2.8-3.613*9FT5202DE2Single16*96*6 QFN48IIC3.5OTP(20K)-2.8-3.613*9FT5202WH2Single16*95*5 BGA49IIC3.5OTP(20K)2.8-3.61212* *8.58.5FT5302FE4Single20*127*7 QFN56IIC5OTP(20K)-2.8-3.61313* *1414FT5302FE6Single18*117*7 QFN56IIC/SPI5OTP(20K)2.8-3.61313* *1414FT5206

4、GE1Single15*105*5 QFN40IIC/SPI3.5Flash(28K)VDD or 1.8V2.8-3.61212* *7.57.5FT5306DE4Single20*126*6 QFN48IIC/SPI5Flash(28K)VDD or 1.8V2.8-3.61414* *1313FT5406EE8Single28*168*8 QFN68IIC/SPI8Flash(28K)VDD or 1.8V2.8-3.61717* *12.512.5Proprietary and Confidential4电路原理图 -5201Proprietary and Confidential5电

5、路原理图 -5202Proprietary and Confidential6电路原理图 -5206Proprietary and Confidential7ResetWakeINTSCLSDAIO电压匹配电路设计Proprietary and Confidential8-ResetResetIOVCC -VGPIO =0.4v（Vgs=0.6v，压差定在0.4v，比较能保证mos门不导通，IOVCC不漏电到Host端）即:Host 端IO电压可以比IOVCC电压低不超过0.4V压差IOVCC: 触摸IC的IO口电压IO电压匹配电路设计Proprietary and Confidential9

6、-WakeWakeIOVCC -VGPIO =0.4v即:Host 端IO电压可以比IOVCC电压低不超过0.4V压差IOVCC: 触摸IC的IO口电压IO电压匹配电路设计Proprietary and Confidential10-INTINTIOVCC -VGPIO =0.4v即:Host 端IO电压可以比IOVCC电压低不超过0.4V压差要求Host GPIO 没有上拉电阻IO电压匹配电路设计Proprietary and Confidential11-SCL / SDA只要I2C逻辑电压匹配可以直接连接需要上拉电阻IO电压匹配电路设计Proprietary and Confidenti

7、al12以上设计，FT触摸IC端口与Host端口之间不会互相有漏电，逻辑电平也符合正常设计范围。IO电压匹配电路设计Proprietary and Confidential13 1、TX与RX走线，不要在FPC的两面重合的并行走线。（由于FPC较薄，在FPC的两面重合的并行走线会形成电容）。在同一面并行走线， TX与RX之间需保持一定距离，且需要地进行隔离。如果是在由于结构的限制，导致TX与RX必须交叉，尽量减少TX与RX交叉的面积，最好是交叉时垂直交叉走线。同时TX与RX的走线宽度使用最小线径走线(2-3mil)。 2、IC外围的元器件尽量靠近IC放置。 3、走线尽量整齐美观，走线尽量短，减

8、小RX，TX走线的环路面积。 4、FPC 反面需要灌铜，大面积灌铜能减小GND走线电阻，屏蔽外部干扰。建议采用网格状的灌铜，既起到屏蔽作用，又不增加TX、RX对地（GND）的电容。FPC设计规则和设计规则和checklistlayout and trace routingProprietary and Confidential14FPC设计规则和设计规则和checklistlayout and trace routingProprietary and Confidential15FPC设计规则和设计规则和checklistlayout and trace routingnGrid=0.3mm,

9、 Track=0.1mmProprietary and Confidential16FPC设计规则和设计规则和checklistFPC ESD protection1， FPC 边缘与机壳的孔或缝隙的距离尽量大于3mm，避免ESD直接 对FPC 放电。2， 客户端机壳，选用接地的金属外壳，防ESD效果会更好一些。3， 单层结构ITO Sensor 有架桥的地方，容易被ESD打断。设计时需要特别注意。4， 单层结构ITO Sensor，需加大 Sensor背部Shielding Pin的尺寸。ESD电流较大，可能会将其打断。5， FTS新发布的参考电路，已经增加了防ESD的TVS管。能提高抗ES

10、D电压。6， FPC连接器到芯片的部分，需要增加网格的GND做屏蔽用，保护IIC 信号，防止ESD干扰串入主板。7， 减小VDD与GND的距离，抗辐射的ESD干扰能力强一些。Proprietary and Confidential17FPC设计规则和设计规则和checklistFPC ESD protectionn单层结构ITO Sensor，需加大 Sensor背部Shielding Pin的尺寸,建议形状和尺寸如下图。Proprietary and Confidential18FPC设计规则和设计规则和checklist 6x6mm 4x7mmFPC实现Touch keyProprieta

11、ry and Confidential19FPC设计规则和设计规则和checklistIC选型： 屏尺寸： 屏厂与客户： 项目号：序号序号检查内容检查内容结果结果备注备注1FPC 边缘与机壳孔或缝隙距离尽量大于3mm2Sensor背部Shielding Pin的尺寸和走线，不要太小，（2x4）3电路增加磁珠和TVS二极管4接口线下面，IC周边处布置网格的GND做屏蔽5TX与RX走线尽量短，不要并行走线，需要交叉时选择垂直交叉6TX与RX要有GND线包围7Tx与RX间有GND线隔离，参考ITO隔离公式8滤波电容尽量靠近IC引脚放置9与原理图对照检查电路设计正确性10电路烧入接口是否正确，方便程序

12、download11需要测试点需要留测试点，位置和大小适合12器件区和接口有加强设计13FPC 接口是否按终端客户设计Proprietary and Confidential20专题和案例分析专题和案例分析u时序专题：1，Power 建议 VDD10ms以内上电2，Wake或Reset 低电平保持5ms有效u ESD专题：1，缝隙与FPC或ITO距离要远离，由其有金属结构件更要注意，要么有很好的隔离，要么金属与系统地有良好接触，不让金属把电弧引入2，PIN接口 SCL SDA INT WAKE 都可以加TVS管u接口专题：5202标准6PIN接口：VDD GND SCL SDA INT WAKE5202的5PIN接口：V