DSP技术及其应用_第6讲_TMS320C54x DSP的片内外设

1、DSPDSP技术及其应用技术及其应用TMS320C54XX第6讲片内外设湖南大学电气与信息工程学院唐璐C54x系列DSP的片内外设C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器通用IO引脚通用IO引脚 BIO（跳转控制输入引脚）： 可以用来监测外部器件的状态。特别是可以用来替代中断，用

2、在严格循环不能被打断的情况下。根据BIO引脚状态，可以有条件的执行跳转操作。 XF（外部标志输出引脚）： 软件控制，可以用来给外部器件发信号。通过对ST1中的XF字段置位或清零来对XF引脚的输出电位进行控制。 SSBX（状态寄存器置位）和RSBX （状态寄存器复位）指令可以分别对XF进行置位和清零。C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器定时器引脚定时器 可编程控制 能产生周期的中断信号，可用于信号采样 3个存储器映射寄存器 定时器周期寄存器（PRD） 定

3、时器寄存器（TIM） 定时器控制寄存器（TCR）定时器定时器中断频率：C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器时钟产生器 设计者可以通过时钟产生器选择时钟源。可驱动时钟产生器的时钟源有: 一个带有内部振荡器电路的晶振。晶振电路跨接在C54x DSP 的X1和X2/CLKIN 引脚之间。CLKMD 引脚必须设置以启动内部振荡器。 一个外部时钟。外部时钟源直接连接到X2/CLKIN 引脚， X1引脚悬空。 C54x 器件的时钟产生器包括一个内部振荡器和一个锁相

4、环( PLL ) 电路。目前， C54x器件上有两种不同类型的PLL， 一些器件有硬件配置的PLL电路，而另一些器件有软件配置的PLL电路。时钟产生器引脚时钟产生器 时钟源： 外部时钟，直接接在X2/CLKIN上，X1悬空 外部晶振，接在X1和X2/CLKIN之间 采用外部时钟时，CPU时钟是通过将X2/CLKIN输入时钟除以系数1、2或4产生 采用外部晶振时，用锁相环电路（PLL）对外部低频时钟信号倍频来产生内部高频时钟。 片外保持低频时钟可以降低系统功耗，降低高频电磁干扰，也更加便宜。倍频电路方框图VCO：电压控制振荡器分频比设置 通过硬件设置： 设置引脚CLKMD13电平来设置频率比率。

5、 通过软件设置： 设置时钟模式寄存器。C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器JTAG引脚JTAG 无需将程序烧入DSP系统，借助CCS软件，通过快速JTAG仿真口与目标硬件通信。 软件调试、引导加载、测试和向主机卸载数据都通过JTAG口完成。C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器外部总线引脚外部总线接口 访问外部存

6、储器或I/O口 DS、PS和IS可以用来选择不同的存储空间 存储器存取时，MSTRB被激活；IO端口存取时，IOSTRB被激活，两者互斥。 R/W信号控制存取方向。 HOLD模式允许外部器件控制C54x的外部总线，这时外部器件可以访问程序、数据和I/O空间里的资源。 外部输入就绪信号（READY）可以让处理器与不同速度存储器和I/O设备连接。与慢速设备连接时，等到该设备完成操作并发回READY信号后才继续操作。外部总线优先级外部总线控制 外部总线由两个部件控制：等待状态产生器和块切换逻辑。这两个部件分别由软件等待状态寄存器（SWWSR）和块切换控制寄存器（BSCR）控制。 软件等待状态产生器可

7、将外部总线最多扩展14个周期，以便与慢速设备连接。超过14个周期的用READY信号连接。通过设置SWWSR来设置访问各存储空间各区段时插入的等待状态数目。 块切换逻辑在外部存储器块之间进行切换时避免等待存储器关闭。在跨边界读写时会插入一个等待状态。SWWSR SWSM置1时，等待状态数乘以2程序和数据空间之间的切换外部总线存储器存取时序外部总线I/O存取时序存储器和I/O存取时序增强型外部并行接口 简化总线时序 外部存储器对DMA的直接访问 节电模式优化接口不使用时关闭内部时钟C54x系列DSP的片内外设 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部

8、总线接口 主机接口（HPI） 串口 直接存储器访问（DMA）控制器HPI引脚图HPI（Host Port Interface） 并行口，用来与一个主器件或主处理器连接。 通过C54x DSP片内既能被主机访问也能被C54x访问的存储器，在主机和C54x DSP之间交换信息。 主机接口的类型 8位标准型 8位增强型 16位增强型HPI（Host Port Interface） 并行口，用来与一个主器件或主处理器连接。 通过C54x DSP片内既能被主机访问也能被C54x访问的存储器，在主机和C54x DSP之间交换信息。 主机接口的类型 8位标准型 8位增强型 16位增强型HPI（Host Po

9、rt Interface） 并行口，用来与一个主器件或主处理器连接。 通过C54x DSP片内既能被主机访问也能被C54x访问的存储器，在主机和C54x DSP之间交换信息。 主机接口的类型 8位标准型 8位增强型 16位增强型标准型主机接口 主机是接口的控制者。 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM 主机通过专用的地址、数据寄存器和HPI控制寄存器与HPI通信，直接使用外部数据和控制信号进行控制，C54x DSP不能直接访问这些专用地址和数据寄存器，但主机和C54x都能直接访问HPI控制寄存器。 HPI将16位数据分成两个8位数据进行传递。 操作模式 共享访问 主

10、机独享 主机独享模式下允许非同步主机访问标准型主机接口 主机是接口的控制者。 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM 主机通过专用的地址、数据寄存器和HPI控制寄存器与HPI通信，直接使用外部数据和控制信号进行控制，C54x DSP不能直接访问这些专用地址和数据寄存器，但主机和C54x都能直接访问HPI控制寄存器。 HPI将16位数据分成两个8位数据进行传递。 操作模式 共享访问 主机独享 主机独享模式下允许非同步主机访问标准型主机接口 主机是接口的控制者。 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM 主机通过专用的地址、数据寄存器和HPI控制寄

11、存器与HPI通信，直接使用外部数据和控制信号进行控制，C54x DSP不能直接访问这些专用地址和数据寄存器，但主机和C54x都能直接访问HPI控制寄存器。 HPI将16位数据分成两个8位数据进行传递。 操作模式 共享访问 主机独享 主机独享模式下允许非同步主机访问标准型主机接口 主机是接口的控制者。 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM 主机通过专用的地址、数据寄存器和HPI控制寄存器与HPI通信，直接使用外部数据和控制信号进行控制，C54x DSP不能直接访问这些专用地址和数据寄存器，但主机和C54x都能直接访问HPI控制寄存器。 HPI将16位数据分成两个8位数

12、据进行传递。 操作模式 共享访问 主机独享 主机独享模式下允许非同步主机访问标准型主机接口 主机是接口的控制者。 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM 主机通过专用的地址、数据寄存器和HPI控制寄存器与HPI通信，直接使用外部数据和控制信号进行控制，C54x DSP不能直接访问这些专用地址和数据寄存器，但主机和C54x都能直接访问HPI控制寄存器。 HPI将16位数据分成两个8位数据进行传递。 操作模式 共享访问 主机独享 主机独享模式下允许非同步主机访问标准型主机接口 主机是接口的控制者。 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM 主机通过

13、专用的地址、数据寄存器和HPI控制寄存器与HPI通信，直接使用外部数据和控制信号进行控制，C54x DSP不能直接访问这些专用地址和数据寄存器，但主机和C54x都能直接访问HPI控制寄存器。 HPI将16位数据分成两个8位数据进行传递。 操作模式 共享访问 主机独享 主机独享模式下允许非同步主机访问标准型HPI功能框图系统连接图增强型8位主机接口（HPI-8） 基本功能与标准型HPI相同，使主机可以访问C54x的片内RAM 目前所有C54x DSP单核芯片都配有HPI-8增强型8位HPI与标准型8位HPI的主要区别增强型8位HPI（HPI）标准型8位HPI可访问片内所有片内RAM只能访问片内R

14、AM中固定的2KB地址主机访问与C54x时钟同步独享模式下允许非同步的主机访问主机和C54x都能访问片内RAM独享模式只允许主机访问RAM增强型8位主机接口（HPI-8） 基本功能与标准型HPI相同，使主机可以访问C54x的片内RAM 目前所有C54x DSP单核芯片都配有HPI-8增强型8位HPI与标准型8位HPI的主要区别增强型8位HPI（HPI）标准型8位HPI可访问片内所有片内RAM只能访问片内RAM中固定的2KB地址主机访问与C54x时钟同步独享模式下允许非同步的主机访问主机和C54x都能访问片内RAM独享模式只允许主机访问RAM增强型8位主机接口（HPI-8） 基本功能与标准型HP

15、I相同，使主机可以访问C54x的片内RAM 目前所有C54x DSP单核芯片都配有HPI-8增强型8位HPI与标准型8位HPI的主要区别增强型8位HPI（HPI）标准型8位HPI可访问片内所有片内RAM只能访问片内RAM中固定的2KB地址主机访问与C54x时钟同步独享模式下允许非同步的主机访问主机和C54x都能访问片内RAM独享模式只允许主机访问RAM增强型8位主机接口（HPI-8） 基本功能与标准型HPI相同，使主机可以访问C54x的片内RAM 目前所有C54x DSP单核芯片都配有HPI-8增强型8位HPI与标准型8位HPI的主要区别增强型8位HPI（HPI）标准型8位HPI可访问片内所有

16、片内RAM只能访问片内RAM中固定的2KB地址主机访问与C54x时钟同步独享模式下允许非同步的主机访问主机和C54x都能访问片内RAM独享模式只允许主机访问RAM增强型8位主机接口（HPI-8） 主机能访问所有片内RAM 16位数据分两部分传送 主机通过专用地址和数据寄存器与HPI-8通信 HPI控制寄存器可以被主机和C54x访问，包含用于配置的位和控制通信的位 主机的访问在内部被同步到C54x的时钟信号上，以确保访问竞争时的仲裁 主机有访问优先权增强型8位主机接口（HPI-8） 主机能访问所有片内RAM 16位数据分两部分传送 主机通过专用地址和数据寄存器与HPI-8通信 HPI控制寄存器可

17、以被主机和C54x访问，包含用于配置的位和控制通信的位 主机的访问在内部被同步到C54x的时钟信号上，以确保访问竞争时的仲裁 主机有访问优先权增强型8位主机接口（HPI-8） 主机能访问所有片内RAM 16位数据分两部分传送 主机通过专用地址和数据寄存器与HPI-8通信 HPI控制寄存器可以被主机和C54x访问，包含用于配置的位和控制通信的位 主机的访问在内部被同步到C54x的时钟信号上，以确保访问竞争时的仲裁 主机有访问优先权增强型8位主机接口（HPI-8） 主机能访问所有片内RAM 16位数据分两部分传送 主机通过专用地址和数据寄存器与HPI-8通信 HPI控制寄存器可以被主机和C54x访

18、问，包含用于配置的位和控制通信的位 主机的访问在内部被同步到C54x的时钟信号上，以确保访问竞争时的仲裁 主机有访问优先权增强型8位主机接口（HPI-8） 主机能访问所有片内RAM 16位数据分两部分传送 主机通过专用地址和数据寄存器与HPI-8通信 HPI控制寄存器可以被主机和C54x访问，包含用于配置的位和控制通信的位 主机的访问在内部被同步到C54x的时钟信号上，以确保访问竞争时的仲裁 主机有访问优先权增强型8位主机接口（HPI-8） 主机能访问所有片内RAM 16位数据分两部分传送 主机通过专用地址和数据寄存器与HPI-8通信 HPI控制寄存器可以被主机和C54x访问，包含用于配置的位

19、和控制通信的位 主机的访问在内部被同步到C54x的时钟信号上，以确保访问竞争时的仲裁 主机有访问优先权HPI-8的寄存器 HPIA（地址寄存器）： 只能被主机访问，存放主机当前存取的C54x片内RAM地址 HPID（数据寄存器）： 只能被主机访问，存放主机当前从C54x片内RAM读取或向C54x片内RAM写入的数据 HPIC（控制寄存器） C54x地址为002Ch 可被主机和C54x直接访问，包含了HPI-8操作的控制和状态位HPI-8的寄存器 HPIA（地址寄存器）： 只能被主机访问，存放主机当前存取的C54x片内RAM地址 HPID（数据寄存器）： 只能被主机访问，存放主机当前从C54x片

20、内RAM读取或向C54x片内RAM写入的数据 HPIC（控制寄存器） C54x地址为002Ch 可被主机和C54x直接访问，包含了HPI-8操作的控制和状态位HPI-8的寄存器 HPIA（地址寄存器）： 只能被主机访问，存放主机当前存取的C54x片内RAM地址 HPID（数据寄存器）： 只能被主机访问，存放主机当前从C54x片内RAM读取或向C54x片内RAM写入的数据 HPIC（控制寄存器） C54x地址为002Ch 可被主机和C54x直接访问，包含了HPI-8操作的控制和状态位HPI-8地址寄存器 所有片内RAM块都被映射到HPI-8的一个连续地址空间，可以通过HPI-8访问。 HPI-8

21、地址空间的映射方式不能重新映射，不受可编程寄存器影响。 对于片内RAM超出64K的器件，HPI-8有7位的扩展地址位对扩展空间寻址，主机可以用控制寄存器中的XHPIA位使能对HPIA高有效位16 : 22的访问。HPI-8地址寄存器 所有片内RAM块都被映射到HPI-8的一个连续地址空间，可以通过HPI-8访问。 HPI-8地址空间的映射方式不能重新映射，不受可编程寄存器影响。 对于片内RAM超出64K的器件，HPI-8有7位的扩展地址位对扩展空间寻址，主机可以用控制寄存器中的XHPIA位使能对HPIA高有效位16 : 22的访问。HPI-8地址寄存器 所有片内RAM块都被映射到HPI-8的一

22、个连续地址空间，可以通过HPI-8访问。 HPI-8地址空间的映射方式不能重新映射，不受可编程寄存器影响。 对于片内RAM超出64K的器件，HPI-8有7位的扩展地址位对扩展空间寻址，主机可以用控制寄存器中的XHPIA位使能对HPIA高有效位16 : 22的访问。HPI-8控制寄存器HPI控制寄存器位功能描述BOB字节顺序位，决定一次传输中两个字节的位置。BOB=1，传输的第一个字节是LSB。只能被主机访问，在数据或地址寄存器第一次访问前必须被初始化DSPINT主机向C54x发的中断，主机在该位写1时产生一个C54x中断HINTDSP向主机发的中断，该位确定C54x HINT输出引脚的状态。这

23、位置1时，HINT引脚被置低电平，为0时置低电平。HINT位只能由C54x设置，由主机清除。XHPIA扩展地址使能位。只有主机能访问。XHPIA=1时，主机写入的地址数据装入HPIA的最高有效位n : 16；XHPIA=1时，主机写入的地址数据装入HPIA的低位15: 0。自动增量模式下，所有n+1位都自动递增。HPIENAHPI使能位，用来确定HPI-8是激活还是禁用HPI-8控制寄存器HPI控制寄存器位功能描述BOB字节顺序位，决定一次传输中两个字节的位置。BOB=1，传输的第一个字节是LSB。只能被主机访问，在数据或地址寄存器第一次访问前必须被初始化DSPINT主机向C54x发的中断，主

24、机在该位写1时产生一个C54x中断HINTDSP向主机发的中断，该位确定C54x HINT输出引脚的状态。这位置1时，HINT引脚被置低电平，为0时置低电平。HINT位只能由C54x设置，由主机清除。XHPIA扩展地址使能位。只有主机能访问。XHPIA=1时，主机写入的地址数据装入HPIA的最高有效位n : 16；XHPIA=1时，主机写入的地址数据装入HPIA的低位15: 0。自动增量模式下，所有n+1位都自动递增。HPIENAHPI使能位，用来确定HPI-8是激活还是禁用HPI-8控制寄存器HPI控制寄存器位功能描述BOB字节顺序位，决定一次传输中两个字节的位置。BOB=1，传输的第一个字

25、节是LSB。只能被主机访问，在数据或地址寄存器第一次访问前必须被初始化DSPINT主机向C54x发的中断，主机在该位写1时产生一个C54x中断HINTDSP向主机发的中断，该位确定C54x HINT输出引脚的状态。这位置1时，HINT引脚被置低电平，为0时置低电平。HINT位只能由C54x设置，由主机清除。XHPIA扩展地址使能位。只有主机能访问。XHPIA=1时，主机写入的地址数据装入HPIA的最高有效位n : 16；XHPIA=1时，主机写入的地址数据装入HPIA的低位15: 0。自动增量模式下，所有n+1位都自动递增。HPIENAHPI使能位，用来确定HPI-8是激活还是禁用HPI-8控

26、制寄存器HPI控制寄存器位功能描述BOB字节顺序位，决定一次传输中两个字节的位置。BOB=1，传输的第一个字节是LSB。只能被主机访问，在数据或地址寄存器第一次访问前必须被初始化DSPINT主机向C54x发的中断，主机在该位写1时产生一个C54x中断HINTDSP向主机发的中断，该位确定C54x HINT输出引脚的状态。这位置1时，HINT引脚被置低电平，为0时置低电平。HINT位只能由C54x设置，由主机清除。XHPIA扩展地址使能位。只有主机能访问。XHPIA=1时，主机写入的地址数据装入HPIA的最高有效位n : 16；XHPIA=1时，主机写入的地址数据装入HPIA的低位15: 0。自动增量模式下，所有n+1位都自动递增。HPIENAHPI