电子技术第八章

1、 组合电路与时序逻辑电路组合电路与时序逻辑电路的区别的区别组合电路组合电路：电路的输出电路的输出 只与电路的输入有关，只与电路的输入有关，与电路与电路原来原来的的状态状态无关无关时序逻辑电路时序逻辑电路：电路在某一给定时刻的输出电路在某一给定时刻的输出取决于取决于该时刻电路的输入该时刻电路的输入还还取决于取决于原来原来状态状态由触发器保存由触发器保存时序逻辑电路时序逻辑电路：组合电路组合电路 +触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关第八章第八章 触发器及时序逻辑电路触发器及时序逻辑电路81 触发器触发器82 常用的时序逻辑电路常用的时序逻辑电路83 数数/模与模模与模/数

2、转换器数转换器本章重点：本章重点：触发器外部逻辑功能、触发方式。触发器外部逻辑功能、触发方式。能够存储一位二进制数码的基本单元电路。能够存储一位二进制数码的基本单元电路。（1 1）有两个稳定的工作状态，分别用）有两个稳定的工作状态，分别用“0”0”和和“1”1”表示。表示。组合电路：组合电路：不含记忆元件不含记忆元件 、无反馈、无反馈、输出与原来状态无关、输出与原来状态无关触发器：触发器：触发器的基本特点：触发器的基本特点：（2）在适当信号的作用下，两种稳定状态可以相互转换。）在适当信号的作用下，两种稳定状态可以相互转换。（3）输入信号消失后，能将获得的新状态保持下来。）输入信号消失后，能将获

3、得的新状态保持下来。81 触发器触发器具有记忆功能具有记忆功能1.1. 基本基本RS触发器触发器（1）电路组成与）电路组成与逻辑符号逻辑符号一、一、RS触发器触发器&DRDSQQ基本基本RSRS触发器的逻辑电路触发器的逻辑电路两个输入端：两个输入端：DDS、R两个输出端：两个输出端：QQ、)QQ和(是互补状态两个稳定状态：两个稳定状态：1时Q0、Q触发器是“0”状态0时Q1、Q触发器是“1”状态有两条反馈线：有两条反馈线：（2）工作原理）工作原理1时S0、R当DD01101Q0,Q触发器被触发器被“置置0”为直接复位端RD&DRDSQQ100时S1、R当DD0Q1,Q触发器被触

4、发器被“置置1”为直接置位端DS011001&DRDSQQ1时S1、R当DD若触发器的原状态为若触发器的原状态为“1”11若触发器的原状态为若触发器的原状态为“0”触发器触发器保持保持原状态原状态“0”不不变变01触发器触发器保持保持原状态原状态“1”不不变变&DRDSQQ011101&DRDSQQ0100110时S0,R当DD1Q1,Q“不允许不允许”&DRDSQQ“不定不定”（3）逻辑功能）逻辑功能&DRDSQQ&DRDSQQ&DRDSQQ11000011置置0置置1输入输入输出输出功能功能010100置置0100111置置11101

5、01保持保持0001不定不定&DRDSQQ1100保持保持不定不定真值表真值表DRDSnQ1QnDRDSQQRS逻辑符号逻辑符号负脉冲触发端Q端Q优点：优点：电路简单，构成各种高性电路简单，构成各种高性能触发器的基础。能触发器的基础。缺点：缺点：（1）触发器的状态受输入信号）触发器的状态受输入信号直接控制直接控制。 （2） 时时状态不定状态不定。触发器在外加信号作用下，状触发器在外加信号作用下，状态发生了转换，称为态发生了转换，称为“翻转翻转”。外加的信号称为外加的信号称为“触发脉冲触发脉冲”。RD、SD上上加的非号加的非号“” ，表示负脉冲触发，即表示负脉冲触发，即低电平有低电平有效

6、效；不加非号不加非号的，表示正脉冲的，表示正脉冲触发，即触发，即高电平有效高电平有效。0时S0,RDD当触发器的基本特点：触发器的基本特点：（1）触发器有）触发器有两个互补的输出端两个互补的输出端 与与 ；QQ（2）触发）触发器具有器具有0和和1两个稳定状态两个稳定状态；（3）触发器具有触发）触发器具有触发翻转翻转的功能；的功能；（4）触发器具有）触发器具有记忆能力记忆能力。在外加信号作在外加信号作用下，状态发用下，状态发生的转换生的转换当当 时触发器的状态由前一时刻的时触发器的状态由前一时刻的 端的信号所决定。因此一个触发器可以保存端的信号所决定。因此一个触发器可以保存1位二进制数。位二进制

7、数。1S1,RDDDDS、R例例8 81 1 根据图根据图8-28-2所给出的所给出的 端的输入波形，画出基端的输入波形，画出基本本RSRS触发器触发器 端的波形。设触发器的初始状态为端的波形。设触发器的初始状态为“0”0”DDS和RQQ和图图8-28-2DRDSQQ解：解：2、同步、同步RS触发器触发器若多个触发器，同步动作，以取得系统的协调。若多个触发器，同步动作，以取得系统的协调。用同步信号去控制，该同步信号称为用同步信号去控制，该同步信号称为时钟脉冲时钟脉冲&QQDRDSRSCP3G4G2G1G同步同步RSRS触发器的逻辑电路触发器的逻辑电路基本基本RS触发器触发器控制门控制门

8、异步置异步置0端端异步置异步置1端端（1）电路组成与逻辑符号）电路组成与逻辑符号时钟脉冲时钟脉冲&QQDRDSRSCP3G4G2G1G当当CP=0时，时，G3、G4被被封锁封锁触发器触发器保持保持原状态原状态当当CP=1时，时，G3、G4被被打开打开接收信号接收信号（2）逻辑功能）逻辑功能触发器的状态不受触发器的状态不受输入信号的影响。输入信号的影响。同步同步RSRS触发器逻辑电路触发器逻辑电路同步同步RS触发器与基本触发器与基本RS触发器的主要区别触发器的主要区别：同步：同步RS触发器状触发器状态的变化与时钟脉冲态的变化与时钟脉冲同步同步输入输入输出输出功能功能CPRS00101保持

9、保持1010111置置11100100置置01000101保持保持11101不定不定nQ1Qn真值表真值表优点：优点：CP=1期间接收信号期间接收信号缺点：缺点：CP=1期间，期间，R、S仍仍直接控制着直接控制着 QQ和例例8-28-2 根据图根据图8-58-5所给出的时钟脉冲所给出的时钟脉冲CPCP和和R R、S S端的输入波端的输入波形，画出同步形，画出同步RSRS触发器触发器 端的波形。设触发器的初始端的波形。设触发器的初始状态为状态为“0”0”。QQ和CPRS123QQ图图8-58-5解：解：二、其他类型触发器二、其他类型触发器当当CP脉冲的高电平较宽时，触发器的状态就不是每输入一脉冲

10、的高电平较宽时，触发器的状态就不是每输入一CP脉冲脉冲翻转一次，出现所谓的翻转一次，出现所谓的“空翻空翻”现象。现象。边沿触发器的特点：边沿触发器的特点：在时钟脉冲在时钟脉冲CP的的上升沿上升沿或或下降沿下降沿的的瞬间瞬间触发，触发器的新状态取决触发，触发器的新状态取决于该时刻输入信号的状态，而其他时刻触发器均保持原状态不变。于该时刻输入信号的状态，而其他时刻触发器均保持原状态不变。边沿触发器的分类：边沿触发器的分类：JK触发器、触发器、D触发器、触发器、T触发器。触发器。同步同步RS触发器存在的问题：触发器存在的问题：触决触决“（1）空翻空翻；（；（2）R=1，S=1时不定时不定”两个问题的

11、办法两个问题的办法：采用主从触发器、维采用主从触发器、维持阻塞触发器和边沿持阻塞触发器和边沿触发器等，重点介绍触发器等，重点介绍边沿触发器边沿触发器采用采用JK触发器、触发器、T触触发器和发器和D触发器等触发器等R1JC11KSQQDRDSJKCP（1）逻辑符号）逻辑符号1、JK触发器触发器、：输入端、：输入端 ：异步置、置端（不受：异步置、置端（不受CP限制）限制）Q Q、：输出端：输出端CP：时钟控制输入端：时钟控制输入端上升沿触发上升沿触发下降沿触发下降沿触发DDS和R逻辑符号逻辑符号（2）逻辑）逻辑功能功能计数计数nnnQKQJQ 1特征方程：特征方程：输入输入输出输出JK000101

12、0111nQnQ1Qn真值表真值表保持保持具有具有置置0、置置1、保持保持和和计数计数功能功能例例8-3 根据图根据图8-7所给出的时钟脉冲所给出的时钟脉冲CP和和J、K端的输入波端的输入波形，画出形，画出CP下降沿触发的下降沿触发的JK触发器的触发器的Q端的波形。设触发端的波形。设触发器的初始状态为器的初始状态为“0”。CPJK123Q456图图8-78-7解：解：DRDSDCP1DCRSQQ2、D触发器触发器逻辑符号逻辑符号真值表真值表输入输入输出输出DQn+10011特征方程：特征方程： Qn+1=DD触发器具有触发器具有置置0和和置置1功能功能例例8-4 根据图根据图8-8所给出的时钟

13、脉冲所给出的时钟脉冲CP和和D端的输入波形，端的输入波形，画出画出CP上升沿触发的上升沿触发的D触发器的触发器的Q端的波形。设触发器的初端的波形。设触发器的初始状态为始状态为“0”。CPD123Q4图图8-88-8解：解：TCP1TCQQ3、T触发器触发器逻辑符号逻辑符号真值表真值表输入输入输出输出TQn+10Qn1Qn特征方程：特征方程：nnnnQTQTQTQ1T触发器具有触发器具有保持保持和和翻转翻转的功能的功能例例8-5 根据图根据图8-9所给出的时钟脉冲所给出的时钟脉冲CP和和T端的输入波形，端的输入波形，画出画出CP下降沿触发的下降沿触发的T触发器的触发器的 端的波形。设触发器端的波

14、形。设触发器的初始状态为的初始状态为“0”。QQ和解：解：12345CPTQQ图图8-98-9真值表真值表 KJQn+1 00Qn 100 011 11Q 真值表真值表TQn+10Qn1nQ QTCJKQ由由JK触发器构成触发器构成T触发器触发器把把JK触发器中的触发器中的J和和K端端并在一起并在一起作为作为T端，构成端，构成T触发器触发器JK触发器的触发器的J端端通过反相器通过反相器接接K端形成端形成D触发器触发器真值表真值表 D Qn+1 0 0 1 1特征方程：特征方程：Qn+1=D由由JKJK触发器构成的触发器构成的D D触发器触发器三、集成触发器三、集成触发器集成触发器有集成触发器有

15、TTL型和型和CMOS型两种型两种141312111098123456774HC74DR11D1CPDS11QQ1GNDQ22Q2CP2DDR2CCUDS2边沿边沿D D触发器触发器74HC7474HC74的外引脚的外引脚时序逻辑电路的特点：时序逻辑电路的特点： 任一时刻电路的输出状态不仅取决于该时刻的输入信号，而且任一时刻电路的输出状态不仅取决于该时刻的输入信号，而且与前一时刻电路的状态有关。与前一时刻电路的状态有关。时序逻辑电路的分类：时序逻辑电路的分类： 寄存器、寄存器、 计数器。计数器。一、寄存器一、寄存器用来暂时存放数据的逻辑部件，用来暂时存放数据的逻辑部件，由由触发器触发器和和门电

16、路门电路组成。组成。具有具有接收接收数据、数据、存放存放数据和数据和输出输出数据的功能。数据的功能。分类：分类：数码寄存器和移位寄存器。数码寄存器和移位寄存器。8-2 常用的时序逻辑电路常用的时序逻辑电路 一个触发器就是最简单的寄存器，它能存放一个触发器就是最简单的寄存器，它能存放1位二进制代码。位二进制代码。k个触个触发器能够存放发器能够存放k位二进制代码。位二进制代码。定义：定义：功能：功能：1、数码寄存器、数码寄存器QQQQ0Q1Q2Q3QRRRRCCCC1D1D1D1D0D1D2D3DCPDR4 4位数码寄存器的逻辑电路图位数码寄存器的逻辑电路图（1）清零）清零（2）接收数码）接收数码

17、0RDCP下降沿到来时，接收各触发器下降沿到来时，接收各触发器D端的信号。端的信号。并行输入，并行输出。并行输入，并行输出。101110112、移位寄存器、移位寄存器0DCPDRQ0QRC1DQ1QRC1DQ2QRC1DQ3QRC1D串行输入串行输入串行输出串行输出FF0FF1FF2FF34 4位左移寄存器的逻辑电路图位左移寄存器的逻辑电路图（1）单向移位寄存器）单向移位寄存器定义：定义：在移位脉冲作用下，所存数码只能向一个方向（左或右）移在移位脉冲作用下，所存数码只能向一个方向（左或右）移动的寄存器。动的寄存器。（1）清零）清零（2）输入数据）输入数据11 00第第1位移位脉冲到来时位移位脉

18、冲到来时第第2位移位脉冲到来时位移位脉冲到来时110第第3个脉冲到来时个脉冲到来时11111第第4个脉冲到来时个脉冲到来时10例如例如输入输入101100000输入输入输出输出移位过程移位过程CPD0Q3Q2Q1Q000000清零清零110001左移一位左移一位200010左移两位左移两位310101左移三位左移三位411011左移四位左移四位4位左移寄存器的状态真值表位左移寄存器的状态真值表（2）双向移位寄存器）双向移位寄存器定义：定义：同时具有左移与右移功能的寄存器同时具有左移与右移功能的寄存器双向移位寄存器双向移位寄存器74LS19474LS194的引脚图的引脚图141312111098

19、1234567CT74LS194CRSRD0D3DSLDGND0MCP2Q1Q0QCCU3Q15161M2D1D工作方式控工作方式控制端制端清零端清零端并行数据输并行数据输入端入端并行数据输并行数据输出端出端右移串右移串行数据行数据输入端输入端左移串左移串行数据行数据输入端输入端脉冲输脉冲输入端入端集成双向移位寄存器集成双向移位寄存器74LS194的功能真值表的功能真值表清零端清零端控制端控制端时钟脉冲端时钟脉冲端功能功能M1M00清零：清零：Qi全为全为“0”100保持：保持：101上升沿上升沿串行输入、右移：串行输入、右移：110上升沿上升沿串行输入、左移：串行输入、左移：111上升沿上升

20、沿并行输入：并行输入：niniQQ1niniQQ,QD113SRniniQQ,QD110SLiiDQ 二、计数器二、计数器定义定义：用来统计脉冲的个数，还可用来定时、分频或者进行用来统计脉冲的个数，还可用来定时、分频或者进行数据运算。数据运算。1、计数器的分类、计数器的分类计数器计数器二进制二进制十进制十进制N进制进制按计数器数按计数器数字的增减为字的增减为加加减减可逆可逆按按CP脉冲引脉冲引入的方式分入的方式分异步异步同步同步按计数器数按计数器数字的增减为字的增减为加加减减可逆可逆按按CP脉冲引脉冲引入的方式分入的方式分异步异步同步同步2、异步计数器、异步计数器（1）异步二进制计数器）异步二

21、进制计数器DRCPQ0QRC1J1KQ1QRC1J1KQ2QRC1J1K异步三位二进制加法计数器逻辑电路图异步三位二进制加法计数器逻辑电路图010011111 0 0 10 0 010000111 1 00000J、K均悬空，各触发器处于均悬空，各触发器处于“计数计数”状态状态CP0=CP CP1=Q0 CP2=Q1当低位触发器的状态从当低位触发器的状态从1变为变为0时，高一位触发器就翻转时，高一位触发器就翻转计数脉冲计数脉冲原状态原状态新状态新状态脉冲有无下降沿脉冲有无下降沿00000001000001有有2001010有有有有3010011有有4011100有有有有有有5100101有有6

22、101110有有有有7110111有有8111000有有有有有有n2Qn1Qn0Q10Qn11Qn12QnCP1CP2CP0CP异步三位二进制加法计数器的状态真值表异步三位二进制加法计数器的状态真值表CP12345678Q0Q1Q2异步三位二进制加法计数器时序图异步三位二进制加法计数器时序图DRCPQ0QRC1JK1Q1QRC1J1KQ2QRCJ11KQQQ异步三位二进制减法计数器逻辑电路图异步三位二进制减法计数器逻辑电路图计数脉冲计数脉冲计数状态计数状态计数脉冲计数脉冲计数状态计数状态000051011001611020107111301180004100异步三位二进制加法计数器的状态真值表

23、异步三位二进制加法计数器的状态真值表2Q1Q0QCP0Q1Q2QCP（2）异步十进制加法计数器）异步十进制加法计数器DRCPQ0QRC1J1KQ1QRC1J1KQ2QRC1J1KQ3QRC1J1KQ异步十进制加法计数器逻辑电路图异步十进制加法计数器逻辑电路图计数脉冲计数脉冲原状态原状态新状态新状态进位输出进位输出C0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109000100001n2Qn1Qn0Q10Qn11Qn12QnCPn3Q13Qn异步十进制加法计数器的状

24、态真值表异步十进制加法计数器的状态真值表141312111098123456774LS190BBQAQCQDQGNDDLDRCCPACCUCO/BO1516CU/DCT集成十进制可逆计数器集成十进制可逆计数器74LS19074LS190引脚图引脚图控制端控制端使能控使能控制端制端预置数预置数功能端功能端串行时钟串行时钟输出端输出端进位进位/借位借位输出端输出端预置数据预置数据输入端输入端数据输数据输出端出端计数脉冲计数脉冲输出端输出端DCBACPQDQCQBQACO/BO00101010100100上升沿上升沿000000100上升沿上升沿000100100上升沿上升沿001000100_上升

25、沿上升沿上升沿上升沿_100上升沿上升沿100000100上升沿上升沿10011上升沿上升沿101上升沿上升沿00001上升沿上升沿101上升沿上升沿100100101上升沿上升沿100000101_上升沿上升沿上升沿上升沿_101上升沿上升沿001000100上升沿上升沿00010011不变不变不变不变不变不变不变不变不变不变1LDCT/DURC集成十进制可逆计数器集成十进制可逆计数器74LS190的功能真值表的功能真值表8-3 数数/模与模模与模/数转换器数转换器数数/模转换器（模转换器（DAC）将数字信号转换为模拟信号的电路将数字信号转换为模拟信号的电路模模/数转换器（数转换器（ACD）

26、将模拟信号转换为数字信号的电路将模拟信号转换为数字信号的电路传感器传感器ADC数字信号数字信号处理系统处理系统DAC执行机构执行机构数字信号数字信号数字信号数字信号模拟信号模拟信号非电模拟量非电模拟量模拟物理量输出模拟物理量输出典型数字控制系统框图典型数字控制系统框图模模拟拟信信号号8-3 数数/模与模模与模/数转换器数转换器输入寄存器输入寄存器模拟开关模拟开关电阻网络电阻网络运算放大器运算放大器数字量数字量输入输入n位位模拟电压模拟电压输出输出参考电压源参考电压源UREFn位位DACDAC的组成框图的组成框图1615 1413121181234567DAC0832CS1WRAGNDDGNDX

27、FER2WRILECCU4D1720o2I3D91019 185D6D7Do1I2D1D0DREFUFR8 8位位DAC0832DAC0832的引脚图的引脚图模拟电流模拟电流输出端输出端数字地数字地基准参考基准参考电压端电压端模拟地模拟地外接反馈电外接反馈电阻端阻端控制传输信控制传输信号输入端号输入端输入锁存输入锁存使能端使能端写信号端写信号端数据输入端数据输入端片选信片选信号端号端ui（t）C CADC的的量化编码量化编码电路电路dn-1d1d0u i（t）S S模拟量模拟量数字量数字量量化编码量化编码取样保持取样保持（S / H Sample / Hold）采样采样：把连续变化的模拟信号定时测量，抽取样值。把连续变化的模拟信号定时测量，抽取样值。保持：保持：保持采样信号在下一个采样脉冲到来之前不变。保持采样信号在下一个采样脉冲到来之前不变。作用：通过采样，一个时间上连续变化的模拟信号就转换成作用：通过采样，一个时间上连续变化的模拟信号就转换成随时间断续变化的脉冲信号。随时间断续变化的脉冲信号。采样采样保持电路保持电路-+uiVusCuoux当当 us 为为高高电平：电平：V导通，导通，C 充电至：充电至：uO = ui = uC当当 u us s 为为低低电平：电平：V 截止，截止，C 基本不