集成电路课程设计之运算放大器设计实现

1、Harbin Institute of Technology 课程设计说明书（论文）课程名称： 集成电路课程设计 设计题目：二阶带密勒补偿的运算放大器的IC设计与实现院 系： 微电子科学与技术系 班 级： 设 计 者： 学 号： 指导教师： 设计时间： 哈尔滨工业大学哈尔滨工业大学课程设计任务书 姓 名： 院 （系）：航天学院微电子科学与技术系 专 业： 电子信息科学与技术 班 号：11121201班 任务起至日期： 2014 年 9 月 9 日 至 2014 年 9 月 26 日 课程设计题目：二阶密勒带补偿的运算放大器的IC设计与实现已知技术参数和设计要求：第一部分 电路设计与模拟设计一个

2、运算放大器。·确定电路结构；·设计电路中各器件尺寸以达到设计参数要求；·采用Hspice或Spectre对电路进行直流、交流、瞬态等仿真，并对以下放大器相关特性进行仿真，例如：开环增益的幅频和相频响应、CMRR、PSRR、共模输入范围、输出电压摆幅、压摆率（slew rate）、建立时间、噪声、功耗等。第二部分 版图设计与验证·掌握所给CMOS集成电路工艺规则，进行版图设计；·根据CMOS集成电路工艺规则文件，对版图进行DRC验证；·完成版图与电路的一致性检查（LVS验证）；·完成版图的寄生参数提取（PEX）。基本要求：&#

3、183;学会电路原理图和版图编辑软件的使用；·学会电路模拟软件的使用；·掌握集成电路性能与电路结构和器件尺寸之间的关系，能够正确分析和设计电路；·掌握CMOS集成电路制造工艺基本流程及其所需的光刻掩膜版，以及每块光刻掩膜版的作用，能够识别集成电路版图；·掌握集成电路版图设计规则的含义以及消除或减小寄生效应的措施，能够正确设计集成电路版图； ·学会版图设计规则检查（DRC）、电路与版图一致性检查（LVS）、版图参数提取（LPE/PEX）软件的使用。·要求学生设计实践结束后撰写实践报告，提供各个设计实践环节的结果。工作量：本课程设计在每位

4、同学学习集成电路设计及版图EDA工具的使用的基础上，在备选参考题目中任选其一，完成电路设计及版图设计。熟悉开发环境、学习电路设计和版图设计EDA工具使用：10学时分析题目、确定设计方案：10学时设计、验证以及仿真分析、整理数据：20学时工作计划安排： 2014.9.9 - 2014.9.10 学习spectre等电路设计EDA工具软件，分析设计题目2014.9.11 - 2014.9.14 设计电路，进行电路仿真和验证 2014.9.15 - 2014.9.16 学习virtuoso、calibre等版图设计EDA工具软件 2014.9.17 - 2013.9.19 根据所给的工艺规则进行版图

5、设计，并整理数据 2014.9.20开始 撰写课程设计报告 同组设计者及分工： 指导教师签字_ 年 月 日 教研室主任意见： 教研室主任签字_ 年 月 日*注：此任务书由课程设计指导教师填写。一.功能描述 设计如下图的放大器，负载电容CL = 125fF。运算放大器指标制定：Av > 9000V/V，VDD = 3.3V， GB >25MHz ，SR > 30V/µs ，60° 相位裕度， ICMR = 1.3-2.8V，Vout 摆幅 =0.5-3.0V,Pdiss1mW。基于cadence软件仿真环境，设计时MOS管参数取下列值：VTHN0.645V，

6、| VTHP | =0.867V，Kn=110 A/V2，Kp=50 A/V2 ,n0.04V-1，p0.05V-1（有效沟道长度为1m时）,n0.01V-1，p0.01V-1（有效沟道长度为2m时），=0.4。2. 电路设计1.参数设计Step1：根据相位裕度PM=60deg的要求，求Cc（假定z>10GB）;考虑零点的影响，CC的选取：PM=60°时，GB处 令z =10GB时 若PM>60 °, p2>2.2GB ，并由z=10GB由此可得：,CL = 125fF,取= 80fF,由于实际需要取100fF。Step2：由已知的Cc并根据转换速率的要求

7、（或功耗要求）选择（）的范围；，并考虑功耗问题VDD×(I5+I6)2mW,这里我们取I5=5µA。Step3：由计算得到的电流偏置值(I5 /2),设计W3/L3（ W4/L4 ）满足上ICMR（或输出摆幅）要求，即饱和区条件；极限情况下，即ICMR达最大4.5V时，M3，M4管的过驱动电压为： M3，M4均工作在饱和区： （VTHN0.645V，VDD=3.3V） VSG31.1V,取VSG3=1.06V，即=0.2V由此可得，M3，M4管的漏电流： 而 /1, 实际取3/1。Step4：验证M3处的镜像极点是否大于10GB； Step5：设计（）满足GB的要求: 取W

8、/L=1/1。 Step6：设计满足下ICMR（或输出摆幅）要求； 取VOD5=0.2V 所以取。Step7：根据>2.2GB 计算得到gm6；并且根据偏置条件VSG4=VSG6计算得到M6的尺寸； 为了提高3dB带宽 取Step8：根据尺寸和gm6计算I6，并验证Vout,max是否满足要求 输出满足要求。Step9：计算M7的尺寸。并验证Vout,min是否满足要求；Step10：验证增益和功耗； 增益满足要求，功耗满足要求。2. 仿真设计2.1参数NM1 w=2u l=2.0uNM2 w=2u l=2.0uPM3 w=6u l=2.0uPM4 w=6u l=2.0uNM5 w=5u

9、 l=2.0uPM6 w=48u l=2.0uNM7 w=25u l=2.0uNM8 w=5u l=2.0uCc 100fpCl 125fpVDD 5V仿真的电路图如下取VDD = 5V，R0 = 1G； Cp = 125fp2.2瞬态分析参数设置小信号0.1mV时，局部放大图,如图为正弦波. 输入直流偏置为1.5V，交流幅度为100uV的较小信号时，放大器处于放大状态，可以将输入的交流小信号放大，开始时波形变化不稳定是由于负载电容充放电导致的，输出波形要在一段时间之后才达到稳定状态。大信号10m V时，输入直流偏置为1.5V，交流幅度为10m V的大信号时，放大器此时处于非线性区，输出方波。

10、2.3交流仿真 交流仿真波形图由图得，低频增益约为87.88dB,放大倍数约为24774，相位裕度为30.6° ，与设计指标有些差异。主要原因是参数选择未严格按照参数设计时的要求，但电路图本身是正确的，它实现了二阶带密勒补偿的运算放大器的IC设计要求。相位裕度还未满足稳定性要求，有改进的地方。2.4噪声分析噪声分析主要包括闪烁噪声和热燥声，它限制了放大器能够正确处理的最小电平,其输入等效噪声如下：等效输入噪声: 图1 等效输入噪声:输出等效噪声:图； 图2 输出等效噪声 由图得，频率较低时1/f噪声占主导，随着频率的升高1/f噪声作用减弱，热噪声的作用增强，频率超过一定范围后热噪声起

11、主要作用。而且等效输入噪声并不是随着频率值的增大而一直减小的，在较高的频率时等效输入噪声会有所上升，这是由于输入端的等效噪声是由输出端的噪声除以增益得到的，当高频信号作用在放大器输入端时，由于MOS器件的受其频率特性的影响，不能正常工作，因而造成放大器放大倍数大大下降，所以会有等效输入噪声在高频范围有升高的趋势。 2.5输入共模范围测量参数设置： 图3 输入共模范围仿真图 图4从上图可以看出输入共模范围 ICMR = 0.3-3.3V时输入输出保持较好线性关系，满足设计指标的输入共模范围要求，所以放大器输入端的直流偏置电压应该设置在0.3-3.3V，下一步做交流，小信号瞬态仿真时直流偏置应该在

12、此范围内以保证放大器工作在线性区，可以产生较高的增益。2.1.2输出共模范围测量图5 输出共模范围仿真 图6 输出共模范围可以看到输出电压与输入电压呈线性关系，增益约为-9.64，输出共模范围可达0.034.95V。2.6 共模抑制比CMRR共模抑制比（CMRR）是模拟电路中差分放大器（或者其他电子器件）的一个用于衡量其抑制两端输入信号共模部分的一个参数。在实际应用中，例如，当有用信号为低电压信号且叠加在一个可能较高的电压补偿，或者是相关信息表示为在两个信号的差值时，较高的共模抑制比就十分重要。理想状态下，一个差分放大器两个输入端分别输入和，输出，这里 为差模增益。然而，现实中的差分放大器用下

13、式表示更佳：这里是共模增益，通常情况远小于差模增益。共模抑制比定义为差模增益与共模增益的比值：其中，为差分放大器的差模增益，为共模增益。如果使用对数，则共模抑制比可以用分贝值来表示：由于差模增益一般远大于共模增益，共模抑制比是一个正数。共模抑制比表示了通过放大器的共模信号的抑制与衰减的情况,其值通常也取决于信号本身的频率。两个相同的电压源V1，V3，与单位增益结构的运放的两输入端连接，形成单位增益负反馈形式，差模增益为1，V9提供输入共模电平。采用交流仿真分析，输出增益的倒数就是共模抑制比CMRR。图7 共模抑制比仿真图 图8 由图得共模抑制比约为68dB2.7电源抑制比PSRR测量PSRR

14、是一个用来描述输出信号受电源影响的量，PSRR 越大，输出信号受到电源的影响越小。下图为运放的正电源抑制比的仿真电路结构，运放为单位增益结构，交流输入与直流电源串联在一起，来模拟电源的抖动，采用交流的分析方法，输出增益的倒数就是正电源抑制比，负电源抑制比应在gnd加上交流信号，然后进行交流仿真，输出增益的倒数就是负电源抑制比。正电源抑制比测量电路如下:：图9 PSRR电源抑制比仿真 参数设置： 图10由图得，正电源抑制比应为50dB,满足设计要求。2.8建立时间建立时间是指运算放大器用于处理一个大输入信号使得其输出在最终值0.01%0.1%范围内波动所用的时间。它由运放摆率和开环时候的零极点相

15、对位置决定，可以用摆率和零极点的位置来分析计算。建立时间为小信号特性，即运算放大器响应外界小信号阶跃变化的反应时间。 图11 运放建立时间仿真电路图总波形图如下图，为方波。符合设计，但波形出现明显非线性。 图12 图13从1.5V到4.45V的建立时间为35.12ns 图14从4.46V到1.51V的建立时间为48.75ns。2.9压摆率SR测量压摆率是指单位时间（一般用微秒计）器件输出电压值的可改变的范围，也就是运算放大器输出电压的转换速率，单位有通常有V/s，V/ms和V/s三种，它反映的是一个运算放大器在速度方面的指标，表示运放对信号变化速度的适应能力，是衡量运放在大幅度信号作用时工作速

16、度的参数。一般来说，压摆率高的运放，其工作电流也越大，亦即耗电也大的意思。测量时，给放大器一个大的方波信号，在单位增益负反馈条件下测量运放对信号变化速度的适应速度。 图15 运放压摆率的仿真电路参数设计截图 图16 运放压摆率的仿真图 图17如上图正压摆率为187.687V/us 图18由图得负压摆率为-134.217V/us2.10静态功耗测量 图 19该电路静态功耗约为0.110mW,满足设计要求。三、版图设计如下图为电路版图 图20 电路版图4、 版图验证1. DRC验证 DRC即设计规则检查。任务是检查版图中几何图形的尺寸设计规则错误，包括最小线宽、最小间距、最小面积等。规则检查文件主

17、要内容有版图层次的定义、辅助层次的运算产生、几何尺寸规则的定义、错误种类（解释）的定义等。DRC软件发现错误时会在版图错误之处给出标记，并根据规则检查文件中8的定义给出错误类别和解释，以帮助我们修改。版图经过不断修改更正后，基本无错误，仅剩下金属覆盖密度不够问题，如下。2. LVS验证版图与电路一致性检查的任务：是将从版图提取出的电路网表与从电路图提取出的电路网表进行对照，检查两个网表中的节点连接关系是否匹配、对应元件是否匹配等，以保证版图所实现的电路与设计的电路完全一致。这里出现了一些错误，主要是操作中的问题，版图中器件位置和电路图中的有一些差异，时间问题，不做修改了。3. PEX提取网表输出验证网表，给出每个器件的具体参数和寄生电容。电路网表 电路图数据五、总结本次课程设计收获很大，感触很