福建工程学院计算机结构与组成期末考试重点

1、第一章 计算机层次结构：数字逻辑层（使用何种线路存储信息、传输信息、运算和加工信息等）->微体系结构层（为了执行指令，需要设置哪些功能部件，这些部件如何组成和怎样运行等）->指令系统层（是硬件系统设计、实现的最基本最重要的依据、节省硬件资源和有利于提高程序运行效率同时用于设计软件程序）->操作系统层（主要负责计算机系统中的资源管理与分配，以及向使用者和程序设计人员提供简单、方便、高效的服务）->汇编语言层->高级语言层->应用层计算机硬件系统由五大功能部件组成，包括：运算器、控制器、存储器（高速缓存、主存储器、虚拟存储器）、输入设备、输出设备！运算器部件是计

2、算机中进行数据加工的部件，其主要功能包括：1. 执行数值数据的加减乘除等算术运算，执行逻辑数据的与或非等逻辑运算，由一个被称为 ALU 的线路完成。 2. 暂时存放参加运算的数据和中间结果，由多个通用寄存器和乘商寄存器承担。3. 运算器通常也是数据传输的通路 。控制器是计算机中控制执行指令的部件，向计算机各功能部件提供每一时刻协同运行所需要的控制信号：1. 正确分析与执行每条指令：取指令>分析指令>执行指令。2. 保证指令按规定序列自动连续地执行。3. 对各种异常情况和请求及时响应和处理。存储器：由高速缓冲存储器、主存储器、虚拟存储器所组成的多级存储器系统，是计算机中用于存储程序和

3、数据的部件。 这三级存储器各自的功能分工、所用的存储介质的工作原理和特性各不相同。输入设备是向计算机中送入程序和数据的具有一定独立功能的设备，通过 接口 和 总线与计算机主机连通，用于人机交互联系，如计算机键盘和鼠标等。 输出设备是计算机中用于送出计算机内部信息的设备，例如打印机、显示器等。计算机系统的软件分为：系统软件、应用软件软硬件关系：计算机的硬件、软件二者相互依存，分工互动，缺一不可，硬件是计算机系统中保存与运行软件程序的基础，软件则是指挥硬件完成预期处理功能的命令。计算机系统主要的性能指标：计算机字长（CPU 一次能处理数据的位数与 CPU 中的 寄存器位数 有关）、CPU速度（1、

4、主频2、CPU每秒能执行的指令条数MIPS）、存储容量（存放二进制信息的总位数）、内存储器的存取周期和外存储器的数据传送速率、输入输出设备的入出速度、计算机内部的并行处理能力第二章交换律 A+B=B+A AB=BA结合律 A+(B+C)=(A+B)+C A(BC)=(AB)C分配律 A+BC=(A+B)(A+C) A(B+C)=AB+AC吸收律 A+AB=A A(AB)=AB A+AB=A+B (A+B)(A+C)=A+BC反演律 AB=A+B A+B=A B半加器不考虑进位， 组合逻辑电路：电路的输出仅决定于该电路当前输入的状态，与电路以前的状态（以前的输入信号或操作过程无关，即无记忆功能。

5、v 时序逻辑电路：含有触发器记忆功能的电路电路的输出状态不仅与当前输入信号的状态有关，还与电路以前的状态（以前的输入信号或操作过程）有关。第三章 计算机为什么要用二进制：1、符号个数少，物理上容易实现，即容易找到具有稳定状态且方便控制，容易用两个状态表示0、1；2、与逻辑的真假两个值相对应，易于逻辑判断；3、二进制编码、计数和算术运算规则简单，易于电路实现，为提高计算机运算速度和降低使用成本奠定基础。 数字化编码的两大要素：基本符号的种类和这些符号的组合规则 原码、反码、补码；补码运算；溢出判断：正数的原码=反码=补码，负数补码=反码+1，两个正数和为负数正溢出，两个负数相加为正数负溢出。正+

6、正得负；负+负得正；正-负得负；负-正得正数值位有向符号位的进位，但符号位不产生向更高位的进位；或数值位没有向符号位的进位，但符号位有向更高位的进位（双进位判断、异或门实现）双符号位的值为 01 或 10奇偶校验码原理：在K位有效信息位之外增加1位校验，使K+1位码字中的1的个数保持为偶数（偶校验）或 奇数（奇校验）海明码计算校验位的位数：假设有效信息位为k位，增加r位校验位，构成n=k+r位海明码字。若要求海明码能纠正一位错误，用r位校验位产生的2r个状态表明有无出错及错误位置，则要求r满足： 2 r k + r + 1（检一纠一）如果要求能纠正一位错误，并能同时发现两位错误，则应满足 2

7、r k + r + 2 （2 r-1 k + r）（检二纠一）举例8位编码数据位，计算有4位纠正位P4=D7ÅD6ÅD5ÅD4P3=D7ÅD3ÅD2ÅD1P2=D6ÅD5ÅD3ÅD2ÅD0P1= D6ÅD4ÅD3ÅD1ÅD0监督表达式:S4=P4ÅD7ÅD6ÅD5ÅD4S3=P3ÅD7ÅD3ÅD2ÅD1S2=P2ÅD6ÅD5ÅD3ÅD2&

8、#197;D0S1=P1ÅD6ÅD4ÅD3ÅD1ÅD0 若S4S3S2S1=0000，则信息正确。否则，表示Hi位出错i=S4S3S2S1的十进制数值。 第四章运算器是计算机五大功能部件之一，在控制器的指挥控制下，完成指定给它的运算处理功能(算术、逻辑运算)，由一个被称为 ALU 的线路完成； 暂时存放参加运算的数据和中间结果，由多个通用寄存器和乘商寄存器承担；也是CPU内部数据传送的重要通路。 运算器通常包括定点运算器和浮点运算器两种类型：定点运算器：完成对整数类型数据的算术运算、逻辑类型数据的逻辑运算浮点运算器：完成对浮点类型数据的算术运算

9、 定点运算器功能：1、完成算术与逻辑运算功能 2、暂存参加运算的数据和中间结果 3、乘除法运算的硬件线路支持 4、作为处理机内部数据通路（Data Path） 定点运算器的基本组成： 算术逻辑运算单元ALU：核心部件，位数取决于机器字长，通常为16、32、64位，将关系到处理数据的能力。 暂存器：用来存放参与计算的数据及运算结果，它只对硬件设计者可见，即只被控制器硬件逻辑控制或微程序所访问 。 通用寄存器堆：用于存放程序中用到的数据，它可以被软件设计者所访问。寄存器个数将影响读写存储器的频率，将影响系统的运行速度。 标志寄存器：用来保存ALU操作结果的某些状态，这种状态可作为外界对操作进行分析

10、的一个依据，也可以用于判断程序是否要转移的条件，该寄存器通常也称为状态寄存器。 内部总线：用于连接各个部件的信息通道。 、 片与片的连接串行方式传送用时长，影响系统性能并行进位 （运算时同时得到自己的进位信号）采用并行进位的目的是提高加法器的运算速度。浮点运算器IEEE 754标准格式化浮点数的实际公式是： N=() S *（1+M）*2（E127）S符号位，M是尾数（一般1.几取后面的0.几）IEEE 754不使用隐藏位，阶码移128浮点数的实际公式是： N=() S *M *2（E128）第五章 用于组成计算机程序、指示计算机硬件执行某项运算或操作功能的命令叫指令 硬件系统用于实现每条指令

11、的功能，解决指令之间的连接关系； 软件由按一定规则组织起来的许多条指令组成，完成一定的数据运算或者事务处理功能。 指令系统优劣是一个计算机系统是否成功的关键因素。 对指令系统的要求 完备性: 指令齐全，编程方便 高效性：占内存少，运行速度快 规整性：指令和数据使用规则统一、简单，易学易记 兼容性：新旧机指令软件兼容 机器语言是计算机硬件能直接识别和运行的指令的集合,是二进制码组成的指令，用机器语言设计程序基本不可行。 汇编语言是对计算机机器语言进行符号化处理的结果,再增加一些为方便程序设计而实现的扩展功能。 高级语言又称算法语言，它的实现思路，不再是过分地“靠拢”计算机硬件的指令系统，而是着重

12、面向解决实际问题所用的算法，瞄准的是如何使程序设计人员能够方便地写出处理问题和解题过程的程序，力争使程序设计工作的效率更高。 指令是由操作码和操作数地址两部分组成的 操作码：用来指明该指令所要完成的操作，如加法、减法、传送、移位、转移等等。 操作数：用来寻找运算所需要的操作数（源操作数和目的操作数）。 操作码的组织与编码 1.操作码长度固定：将操作码集中放在指令字的一个字段内。这种格式便于硬件设计，指令译码时间短，广泛应用于字长较长的、大中型计算机和超级小型计算机以及RISC中。 2.操作码长度不固定：指令操作码分散在指令字的不同字段中。 3.交叉安排：操作码字段与操作数字段有所交叉 操作数类

13、型 存储器类型：操作数存放在主存中，A为其地址信息 寄存器类型：操作数存放在CPU的通用寄存器中，A为寄存器号 立即数类型：操作数存放在指令（地址字段）中 外围设备（接口）寄存器：通过端口地址操作 指令功能的分类：算术与逻辑运算类指令、移位操作类指令、数据传送类指令、转移类指令，子程序调用与返回指令、输入输出指令、特权指令、其它指令。 主要寻址方式： 1. 立即数寻址：所需的一个操作数在指令的地址字段部分直接给出。例：操作数 1234H，这里的 H 表示 1234 是 16 进制的值 2. 直接寻址：在指令的地址码字段，直接给出所需的操作数(或指令) 在存储器中的地址。例：Addr = 571

14、8H，5718H = 3，则用 5718H作地址，从内存储器单元中读出的操作数就是 3。 3. 寄存器寻址、寄存器间接寻址 4. 变址寻址:操作数的地址由指定的变址寄存器（由Reg指定）的内容和指令中的变址偏移量（Disp）相加得到,例：LDRX R0，OffsetR5;Offset=18H，Reg=5，(R5)=5700H,则操作数地址 = 5718H 5. 相对寻址：指令的地址由程序计数器 PC 的内容（即当前执行指令的地址）和指令的相对寻址偏移量相加得到，【例】JR 48H ;Disp = 48H,(PC) = 5600H则实际地址 = 5648H 6. 间接寻址：指令的地址码字段给出的

15、内容既不是操作数，也不是操作数的地址，而是操作数（或指令）地址的地址，这被称为间接寻址方式，多一次读内存储器的操作。 7. 基址寻址：在计算机中设置一个专用的基址寄存器，操作数（或指令）的地址通过基址寄存器的内容和指令中的地址码相加得到，【例】Disp= 18H，BS= 5700H则操作数地址=5718H 8. 堆栈寻址 第六章 计算机的功能：是执行程序（依次排列起来的指令代码） 控制器的功能：正确地分步完成每一条指令规定的功能, 正确且自动地连续执行指令; 控制器的组成 1）程序计数器（PC）：提供指令在内存中的地址，可以增量或接收下一条要执行的指令地址。 2）指令寄存器（IR）：保存读取的

16、指令内容。 3）指令步骤标记线路: 标记出每条指令的各个执行步骤的相对次序关系。 4）时序控制信号产生部件：给出计算机各功能部件协同运行所需要的控制信号。（各部件包括运算器部件、主存储器部件、总线及输入/输出接口(输入/输出设备) 、也包括控制器部件） 控制器的分类 硬连线的控制器：基本原理是根据指令的要求、当前的时序及外部和内部的状态情况，按时间的顺序发送一系列微操作控制信号。它由复杂的组合逻辑门电路和一些触发器构成，因此又称为组合逻辑控制器，或常规逻辑控制器。提供信号：生成法：将操作码和微操作序号作为输入，写出控制信号和下一微操作序号的逻辑表达式，然后，用相应的逻辑器件实现。微程序的控制器

17、：思想就是每条机器指令的功能都用一段相应的微程序来实现，在微程序设计中充分运用了软件的程序设计技术，使得微程序流程中也有微程序分支、微程序循环、微子程序等。提供信号：查表法：将每一操作码的每个微操作对应的全部控制信号和下一操作步骤事先存储在控制存储器中，需要的时候从控制存储器中读出。硬连线的控制器组成：程序计数器PC、指令寄存器IR、脉冲源、启停控制逻辑和节拍发生器、时序控制信号产生部件节拍发生器的作用：是用多位触发器的输出信号的不同组合状态来标识每条指令的不同执行步骤。遵循的原则是：尽量做到从当前节拍切换到下一个节拍时，只有一个触发器的状态发生变化，办不到时，也要尽量使状态发生变化的触发器数

18、目最少。此外，还要考虑有利于对写出的节拍发生器的逻辑表达式的逻辑化简。 控制器应提供的控制信号：1. 运算器部件、2. 读写主存储器或I/O接口、3. 对内部总线数据来源的控制、4. 寄存器接收和其它特定控制信号 硬连线控制器的优点：形成控制信号所必需的信号传输延时时间短，对提高系统运行速度有利。缺点：设计控制计算机各功能部件所需的时序控制信号的逻辑比较复杂，尤其是不方便对设计方案的改动 微指令具有两项功能： （1）提供一条机器指令的一个执行步骤所需要的控制信号。（2）读出下一条待用微指令的地址，以便自动有序地读出每一条微指令，解决机器指令执行步骤之间的正确接续问题。硬连线与微程序控制器比较相

19、同点：完成相同的功能控制信号基本相同.不同点:控制信号生成部件的组成和实现方式不同、步骤标记实现方式不同、性能不同。一些指令重点必考 第七章 存储器的作用：计算机中用来存放程序和数据的部件，是计算机的重要组成 程序和数据的共同特点：二进制位串 存储器的分类： （1）按存储介质分类 半导体器件：半导体存储器（RAM、ROM，用作主存） 磁性材料：磁表面存储器（磁盘、磁带，用作辅存） 光介质：光盘存储器（用作辅存）（2）按存取方式分类 随机存取存储器：存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元物理位置无关（主存） 顺序存取存储器：存取时间和存储单元的物理位置有关 （磁盘、磁带）

20、 相联存储器：按内容访问。（3）按存储器的读写功能分类 只读存储器（ROM）：一般隐含指随机存取。 读写存储器（RAM）：一般隐含指随机存取。（4）按信息的可保存性分类 永久记忆的存储器：又称非易失性存储器，在断电后还能保存信息（辅存、ROM） 非永久记忆的存储器：又称易失性存储器，在断电后信息丢失（主存中的RAM）（5）按在计算机系统中的作用分类 主存储器：又称内存，为主机的一部分，用于存放系统当前正在执行的数据和程序，属于临时存储器。在现代计算机中，主存储器处于全机的中心地位。 辅助存储器：又称外存，为外部设备，用于存放暂不用的数据和程序，属于永久存储器。存储器的性能指标 ：存储容量、存储

21、速度（存取时间、存取周期、存储器带宽三个量来衡定）、存储器的价格、可靠性、功耗。存储器追求的目标：尽可能快的存取速度、尽可能大的存储空间、尽可能低的单位成本。为什么采用多级存储器结构：选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度、容量、成本方面的优势，从而达到最优的性能价格比，以满足使用要求。 三级结构存储器：cache主存辅助存储器 SRAM存储器：使用双稳态触发器表示0和1代码。电源不掉电的情况下，信息稳定保持（静态）。存取速度快，集成度低（容量小），价格高。常用作高速缓冲存储

22、器Cache。DRAM存储器：使用半导体器件中分布电容上有无电荷来表示0和1代码。 读出后信息被破坏；即使电源不掉电的情况下，信息也会丢失，因此需要不断刷新。存取速度慢，集成度高（容量大），价格低。常用作内存条。存储器容量扩展的三种方法：字扩展、位扩展、字位扩展解决问题：弥补CPU与主存速度上的差异。 从存储器角度，解决问题的有效途径：主存采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长。在每个存储器周期中存取几个字（多体交叉存储）。 采用并行操作的多端口存储器。在CPU和主存之间加入一个高速缓冲存储器（Cache），以缩短读出时间。第八章高速缓冲存储器（Cache）用途：设置在 C

23、PU 和 主存储器之间，完成与CPU高速交换信息（ cache的速度比主存快510倍），尽量避免 CPU不必要地多次直接访问相对慢速的主存储器，从而提高计算机系统的运行效率。实现：这是一个存储容量小，但读写速度更快的，以关联存储器方式运行、用静态存储器（SRAM）芯片实现的存储器系统。 建立高速缓冲存储器的理论依据:是程序访问的局部性原理使用高速缓冲存储器是为了解决速度问题，存储管理 主要由硬件实现。使用虚拟存储器是为了解决容量问题， 存储管理主要由软件实现。后者在执行程序时，必须把逻辑地址映射到主存储器的物理地址 空间上，这个过程称为虚实地址的转换 。 在计算机中，主存的工作方式是

24、随机按字存取；辅存的工作方 式是DMA成组传送高速缓冲存储器的地址映像、特点全相联映射（主存的字块可以和cache的任何字块对应，利用率高，方式灵活。标志位较长，比较电路的成本太高。如果主存空间有2m块，则标志位要有m位。同时，如果cache有c行，则需要有c个比较电路。比较器电路难于设计和实现，因此只适合于小容量的cache。）主存中的一块可以映射到Cache中任何一个位置直接映像（主存的字块只可以和固定的cache字块对应，方式直接，利用率低。标志位较短，比较电路的成本低。如果主存空间有2m块，cache中字块有2c块，则标志位只要有m-c位。且仅需要比较一次。）主存中的一块只能映射到Ca

25、che中唯一的一个位置定位时，不需要判断，只需替换多路组相联映射（折衷方案。组间为全相连，组内为直接映像。集中了两个方式的优点。成本也不太高。）主存中的一块可以选择映射到Cache中多个位置 cache替换算法随机替换（RAND）随机找一个cache块进行替换，比较盲目。先进先出算法（FIFO）将最早调入cache的字块替换出去，采用循环电路容易实现，开销小。最近最少使用算法（LRU）存取速度：寄存器 > Cache > 主存 > 辅存按照主存-外存层次的信息传送单位不同，虚拟存储器有段式 页式和段页式三类第十一章 外部设备在计算机系统中的作用：人机对话的重要设备；完成数据媒

26、体变换的设备；计算机系统软件和信息的驻存地；计算机在各领域应用的重要工具。 外围设备的特点：外设具有种类多；工作速度差异大；运行原理差异大；时序独立、异步性明显；接口逻辑千差万别等特点。 解决问题的途径： 建立公用的交换信息的通路，提供各部件协调使用通路规则，这个通路就是计算机总线。 在CPU和各种不同的外围设备之间设置功能电路，作为两者之间的桥梁，解决二者之间的连接、沟通、匹配、缓冲等，使CPU和外设协调工作，这个功能电路就是输入输出接口（设备接口卡、I/O接口电路），又叫“I/O适配器”（I/O Adapter）。支持多个I/O设备并发执行输入输出操作，降低输入输出操作对CPU干预的需求，

27、采用多种不同的输入输出方式，如中断方式、DMA方式等。总线的基本特性共享:指多个部件连接在同一条总线上，各个部件之间都可以通过这条总线来进行信息的交换。分时:某一时刻，只可以有一个部件向总线上发送信息，但却可以有一个或多个部件同时接收信息。总线的分类CPU内部总线：即内总线，是CPU内部各部件之间的信息传送线。 系统总线：指连接CPU与主存或I/O接口之间的信息传送线，它是连接整机系统的基础。通信总线：主要是用于计算机系统之间或计算机与外部设备之间的通信。按数据传送方式分类并行总线采用多根数据线同时传送一个字节或一个字的所有位。 串行总线采用一根数据线一位一位地传送数据按总线的通信定时方式分类同步总线：异步总线：总线周期：通过总线完成一次内存读写操作或者完成一次I/O设备读写操作所需的时间，一般由地址时间和数据时间两个时间段组成系统总线的结构 单总线结构系统只使用一组总线，所有的部件和设备都接在这唯一的总线上，包括数据总线，地址总线，控制总线，其优点是结构简单，成本低廉，缺点是运行效率低。 双总线结构 是指在计算机中配置两组总线，即在处理机总线上通过一块扩展总线的控制