第04章 组合逻辑电路3-5

1、14.3.5.1 半加器和全加器半加器和全加器 半加器半加器 全加器全加器4.3.5.2 多位数加法器多位数加法器 串行进位加法器串行进位加法器 超前进位集成超前进位集成4位加法器位加法器74LS283 *超前进位产生器超前进位产生器741824.3.5.3 减法运算减法运算 反码和补码反码和补码 由补码完成减法运算由补码完成减法运算4.3.5.4 集成算术集成算术/逻辑单元举例逻辑单元举例24. 3.5.1 半加器和全加器半加器和全加器1 1 0 11 0 0 1+011010011 A B S C HA FA Ai Bi Ci-1 Ci Si 两个二进制数相加时，有两种情况：一种不考虑低位

2、来的进位，两个二进制数相加时，有两种情况：一种不考虑低位来的进位，另一种考虑低位来的进位。加法器也因此分为另一种考虑低位来的进位。加法器也因此分为半加器半加器和和全加器全加器。半加器半加器全加器全加器两个两个4 4 位二进制数相加的过程位二进制数相加的过程: :34. 3.5.1 半加器和全加器半加器和全加器1. 半加器（半加器（Half Adder） 不考虑低位进位，将两个不考虑低位进位，将两个1位二进制数位二进制数A、B相加的器件。相加的器件。 半加器的真值表半加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图1000C011010101000SBA 表表4.5.1 半加器的真值表半加器的真

3、值表BABAS C = AB A B =1 & C=AB BAS 图图4.5.14.5.1（b b）BABAABS ABC 图图4.5.1 (a) & & & & 1 A B S C 44. 3.5.1 半加器和全加器半加器和全加器2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 逻辑表达式逻辑表达式1110111010011100101001110100110010100000CiSiCi-1BiAi 全加器真值表全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，全加器能进行加数、被加数和低位来的进位信号相加，并根

4、据求和结果给出该位的进位信号。并根据求和结果给出该位的进位信号。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 5 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图采用包围采用包围0 0的方法进行化简得的方法进行化简得 ：11 iiiiiiiCACBBAC Ai Bi Ci-1 1 1 1 Si Ci 1 1 & & 逻辑图逻

5、辑图1111 iiiiiiiiiiiiiCBACBACBACBAS 图4.5.3 (b) A i B i C i - 1 C i S i C I C O 6 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 Si Ai 00 Bi Ci Ci 0 1 01 11 10 Ai Bi Ci 0 1 00 01 10 11 2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图1111iiiiiiiiiiiiSABCABCABCABC1iiiiSABC11iiiiiiiCABACBC A i B i =1 & &

6、& C i - 1 =1 S i C i 11()()iiiiiiAB CAB C73. 由两个半加器构成一个全加器由两个半加器构成一个全加器 A i B i =1 & AB C i - 1 =1 & S i C i 半半 加加 器器 半半 加加 器器 81.1.串行进位加法器串行进位加法器-采用四个采用四个1 1位全加器组成位全加器组成 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 如何实现两个四位二进制数相加？如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3

7、 B2 B1 B0 =?低位的进位信号送给邻近高位作为输入信号，任一位的加法低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。运算必须在低一位的运算完成之后才能进行。 串行进位加法器运算速度不高。串行进位加法器运算速度不高。 9 2.2.快速加法器、超前进位加法器快速加法器、超前进位加法器 进位输入是由专门的进位输入是由专门的“进位门进位门”综合所有低位综合所有低位的加数、被加数及最低位进入输入后来提供。的加数、被加数及最低位进入输入后来提供。 换言之，该电路能使每位的进位直接由加数和换言之，该电路能使每位的进位直接由加数和被加数直接产生，而无需等待与

8、低位的进位信号，被加数直接产生，而无需等待与低位的进位信号，称之为称之为“快速加法器快速加法器”或或”超前进位加法超前进位加法器器”。 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 F A0 F A1 F A2 F A3 C0进进 位位 逻逻 辑辑 C1进进 位位 逻逻 辑辑 C2进进 位位 逻逻 辑辑 C3进进 位位 逻逻 辑辑 A0 B0 C-1 A0 B0 C-1 A1 B1 A2 B2 A0 B0 C-1 A3 B3 A0 B0 C-1 101 iiiiCBAS11 iiiiiiiCBCABAC定义两个中间变量定义两个中间变

9、量Gi和和Pi ： Si= Pi Ci-1 Ci= GiPi Ci-1 Gi= AiBiPi= AiBi 产生变量产生变量 传输变量传输变量 2.2.快速加法器、超前进位加法器快速加法器、超前进位加法器11 进位信号的产生：进位信号的产生：Si= Pi Ci-1 Ci= GiPi Ci-1 C0= G0+ +P0 C-1 C1= G1+ +P1 C0= G1+ +P1 G0+ P1P0 C-1 C2= G2+ +P2 C1= G2+ +P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+ +P3 C2= G3+ +P3 G2+ P3 P2 G1+ P3P2 P1G0 + P

10、3P2 P1 P0C-1 123. 3. 超前进位集成超前进位集成4 4位加法器位加法器7474LS283LS283 1 & & & & C O (C3) & & 1 & & & P3 S3 = 1 C2 & P2 S2 = 1 & 1 & & P1 S1 S0 = 1 = 1 1 & & 1 & 1 & & B3 A3 B2 A2 B1 A1 B0 A0 C-1 1 1 1 1 1 1 1 1 P0 C1 C0 C-1 逻辑图逻辑图133. 3. 超

11、前进位集成超前进位集成4 4位加法器位加法器7474LS283LS283 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 A3 B2 A2 B1 A1 B0 A0 C1 74283 B3 CO S3 S2 S1 S0 74LS283逻辑框图 74LS283引脚图144. 4. 超前进位加法器超前进位加法器74LS28374LS283的应用的应用例例1 用两片用两片74LS283构成一个构成一个8位二进制数加法器。位二进制数加法器。 A4 B4 A5 B5 A6 B6

12、 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片内是超前进位，而片与片之间是串行进位。在片内是超前进位，而片与片之间是串行进位。154. 超前进位加法器超前进位加法器74LS283的应用的应用 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 8421码输入码输入余余3

13、码输出码输出1 10 0*例例2. 用用74283构成将构成将8421BCD码转换为余码转换为余3码的码制转换电路码的码制转换电路 。84218421码码余余3 3码码000000010010001101000101+0011+0011+0011CO161718补码和反码的关系式补码和反码的关系式 : N补补=N反反+1。 在实际应用中，通常是将减法运算变为加法运算来处理，在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。即采用加补码的方法完成减法运算。1. 反码和补码反码和补码这里只讨论数值码，即数码中不包括符号位。这里只讨论数值码，即数码中不包括符号位。原码

14、原码自然二进制码自然二进制码反码反码将原码中的所有将原码中的所有0 0变为变为1 1，所有，所有1 1变为变为0 0后的代码。后的代码。反码与原码的一般关系式：反码与原码的一般关系式：N反反=（2n 1） N原原补码补码N补补=2n N原原原码：原码：0 0 0 1 0 1反码：反码：1 1 1 0 1 01 1 1 1 1 1补码：补码：1 1 1 0 1 119用全加器采用加补码完成减法运算用全加器采用加补码完成减法运算1）A B 0的情况。的情况。 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 1 0 0 补码和反码的关系式补码和反码的关系式 : N补补

15、=N反反+1。进位反相进位反相借位借位2）A B 0的情况。的情况。 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 借位借位 1 1 1 0 0 进位反相进位反相 0 1 0 1- 0 0 0 1 0 1 0 0 0 0 0 1- 0 1 0 1- 0 1 0 0 结果表明，在结果表明，在AB 0时，时，借位信号为借位信号为0，所得的差就，所得的差就是差的原码。是差的原码。在在AB 0时，借位信号为时，借位信号为1，所得的差是差绝对值的补码。所得的差是差绝对值的补码。20减法运算的原理减法运算的原理完成完成A与与B的补码相加。的补码相加。完成不同情况的差值处理：完成不

16、同情况的差值处理： 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 借位信号为借位信号为0时，差值为正数，时，差值为正数，电路以原码形式输出，电路以原码形式输出，全加器全加器2的输入加的输入加0000。 0 1 0 0 + 0 0 0 0 借位信号为借位信号为1时，差值为负数，时，差值为负数，需再将求补得差值原码，即求需再将求补得差值原码，即求反加反加1。 0 0 1 1 + 1 0 1 0 0 A B 0A B 0A=0101 B=0001A=0001 B=010121由加补码完成减法运算的减法器的电路由加补码完成减法运算的减法器的电路 D3 D2 D1 B3 A3 B2 A2 V 借位信号借位信号 B3 B2 B1 B0 =1 =1 =1 =1 A3 A2 A1 A0 四位加法器四位加法器 2 S3 S2 S1 S0 四位加法器四位加法器 1 D3 D2 D1 D0 C-1 1 1 1 1 1 B1 A1 B0 A0 S3 S2 S1 S0 D0 1 22ALU功能：完成一系列的算术运算和逻