《FPGA设计基础》期末实操考核试题

1、FPGA设计基础期末实操考核课程试题（1）课程名称：FPGA设计基础授课班级：任课教师：系部：审核人：考试时间：项目1名称：BCD码一七段数码管显示译码器设计利用Modelsim软件设计一个BCD七段数码管显示译码器，其中源码程序已部分给出测试码自行设计。请按照以下子项目顺序完成:序号操作题目分值子项目1在电脑桌面建立一个文件夹用于放置程序工程，文件夹名为自己姓名拼音_学号”，例如：zhangsan_315410012子项目2利用Modelsim软件新建一个工程，工程名为源码的模块名，并将 工程保存在步骤（1）完成的文件夹内2子项目3基于工程新建两个文件，用于设计源码程序和测试程序2子项目4按

2、照题目给出的源程序（部分源码见卜图）进行代码输入并补全，使程序完整。注：程序中 *的地方需要进行补全代码20子项目5设计相应合理的测试程序，测试程序要求能测试出源程序的全部功 能40子项目6对整个项目程序进行编译，调试14子项目7对整个项目程序进行仿真，给出正确的仿真波形图， 波形图必须得显示出具体的数据。10子项目8代码输入规范，具体操作符合安全操作要求10总分100modiilt BEC_Decchde(； decodtouL indec):output 6:0 deccxieour:input *:0 into; *补全此处代图使程序完整”reg 6:0 derodtout;ahvays

3、 S(indec-)begincase(*)埠卜全此处代码使程序完整引4 d 上加(:01吕0111=71 111 110;4d l:decodeout=7W 110000;4 也 idModeouillOHOl:m :decodeoui-71)l 111001;4pd4:decodeout=7W 110011;4d 5 二加 code uuLTb 1 仇 1。11;4FdS：decxieout=7bl0l 1111;4,d 7 rdec&de out=7blll 0000;4FdS:dec&deout=7b2111 111;49:4?&0=7151111011;default: d。亡口 d

4、eout=：*b犬:f *F卜全此处代码使程序完整*endendmodu* e教务处年 月 日实操考核课程试题（2）课程名称：FPGA设计基础授课班级：任课教师：系部：审核人：考试时间：项目2名称：百分频器设计利用Modelsim软件设计一个百分频器，其中源码程序已部分给出，测试码自行设计。请按照以下子项目顺序完成:序号操作题目分值子项目1在电脑桌面建立一个文件夹用于放置程序工程，文件夹名为自己姓名拼音_学号”，例如：zhangsan_315410012子项目2利用Modelsim软件新建一个工程，工程名为源码的模块名，并将 工程保存在步骤（1）完成的文件夹内2子项目3基于工程新建两个文件，用

5、于设计源码程序和测试程序2子项目4按照题目给出的源程序（部分源码见卜图）进行代码输入并补全，使程序完整。注：程序中 *的地方需要进行补全代码20子项目5设计相应合理的测试程序，测试程序要求能测试出源程序的全部功 能40子项目6对整个项目程序进行编译，调试14子项目7对整个项目程序进行仿真，给出正确的仿真波形图， 波形图必须得显示出具体的数据。10子项目8代码输入规范，具体操作符合安全操作要求10总分100module fp 1 OOi clk out.clk iiLieset);output clk_outi input clk_irL input resec: rg 5:0 cni; rg

6、lk_ou;parameter N = *；专卜全此处代码使程序完整士always (* clk_m or edge reset)摩卜全此处代码使程序完整*- begin if(reset)begincni u= Q; dk_our = 0; end else Beginifg-x 2-1) begincUc_out - felk eut; cnt=0; end*1/CXt = CQI - *；呻隆;此处代码使程序完整申 end end endmodule教务处年 月 日实操考核课程试题（3）课程名称：FPGA设计基础授课班级：任课教师：系部：审核人：考试时间：项目3名称：六十进制计数器设计利

7、用Modelsim软件设计一个六十进制计数器，其中源码程序已部分给出，请按照以下子项目顺序完成:序号操作题目分值子项目1在电脑桌面建立一个文件夹用于放置程序工程，文件夹名为自己姓名拼音_学号”，例如：zhangsan_315410012子项目2利用Modelsim软件新建一个工程，工程名为源码的模块名，并将 工程保存在步骤（1）完成的文件夹内2子项目3基于工程新建两个文件，用于设计源码程序和测试程序2子项目4按照题目给出的源程序（部分源码见卜图）进行代码输入并补全，使程序完整。注：程序中 *的地方需要进行补全代码20子项目5设计相应合理的测试程序，测试程序要求能测试出源程序的全部功 能40子项

8、目6对整个项目程序进行编译，调试14子项目7对整个项目程序进行仿真，给出正确的仿真波形图， 波形图必须得显示出具体的数据。10子项目8代码输入规范，具体操作符合安全操作要求10总分100modtLeD(out; resets elk);5:0 out;与卜全此处代治使程序完整*inputreset;mpui业rug 5刈 *u尊always $(posedge elk)beginif代 se1)out=*;”补全此处代码,使程序完整*else ii(oin=*)，泞卜全此处代码，使程序完整* out=0;elseout *补全此处代码使程I竞整卡，EE=1:elseEE F:ifTdatii

9、B)GG=1;elseGG-0;iffdata * B)附补令此处代出使程序完整SS=1;else& =0;endendiuodul教务处年 月 日实操考核课程试题（5）课程名称：FPGA设计基础授课班级：任课教师：系部：审核人：考试时间：项目5名称：8-3编码器设计利用Modelsim软件设计一个8-3编码器，其中源码程序已部分给出，测试码自行设计。请按照以下子项目顺序完成:序号操作题目分值子项目1在电脑桌面建立一个文件夹用于放置程序工程，文件夹名为自己姓名拼音_学号”，例如：zhangsan_315410012子项目2利用Modelsim软件新建一个工程，工程名为源码的模块名，并将 工程保

10、存在步骤（1）完成的文件夹内2子项目3基于工程新建两个文件，用于设计源码程序和测试程序2子项目4按照题目给出的源程序（部分源码见卜图）进行代码输入并补全，使程序完整。注：程序中 *的地方需要进行补全代码20子项目5设计相应合理的测试程序，测试程序要求能测试出源程序的全部功 能40子项目6对整个项目程序进行编译，调试14子项目7对整个项目程序进行仿真，给出正确的仿真波形图， 波形图必须得显示出具体的数据。10子项目8代码输入规范，具体操作符合安全操作要求10总分100module ?ncodeS_3(inrode:outcode);input*方incode:*补全此it代码使程序完整*outp

11、ur 2:0 Durccxie;reg 2;Q Qutcodc;always *- mmdq朴全此处代码使程序完整.b%iiic返(meedrS h LOOOOOOO:outcode-3 WOO;S bO 1OOOQ OC :outcode=3 bOO 1 ： SbOOlOOOOOxutccxiJbOlO;S b00010000:outcode-3 b011;S bOOOOWOC :ourcode=3 blOO;S b000001X:outcode=3 blOl;S WQOOOO10:。皿 Me=3 bHQ;S WQOOOOO1 0UTC0de=3M 11 endcase end叶卜全此处代码

12、使程序完整”教务处年 月 日实操考核课程试题（6）课程名称：FPGA设计基础授课班级：任课教师：系部：审核人：考试时间：项目6名称：3-8译码器设计利用Modelsim软件设计一个3-8译码器，其中源码程序已部分给出，测试码自行设计。请按照以下子项目顺序完成:序号操作题目分值子项目1在电脑桌面建立一个文件夹用于放置程序工程，文件夹名为自己姓名拼音_学号”，例如：zhangsan_315410012子项目2利用Modelsim软件新建一个工程，工程名为源码的模块名，并将 工程保存在步骤（1）完成的文件夹内2子项目3基于工程新建两个文件，用于设计源码程序和测试程序2子项目4按照题目给出的源程序（部

13、分源码见卜图）进行代码输入并补全，使程序完整。注：程序中 *的地方需要进行补全代码20子项目5设计相应合理的测试程序，测试程序要求能测试出源程序的全部功 能40子项目6对整个项目程序进行编译，调试14子项目7对整个项目程序进行仿真，给出正确的仿真波形图， 波形图必须得显示出具体的数据。10子项目8代码输入规范，具体操作符合安全操作要求10总分100module decode 5_S CiiKode, out code);inpm *：0 iucode；丐卜全此处代码使程序完整*outpiut 710 outcode;reg 7:01 outcode;always：g( incodebegincase(* * *)号卜全此处代码使程序完整，3 tK)00：outcxie=8