orcad导入allegro

1、orcad 导出网表到 allegro 的方法注意事项：一 .Capture 原理图的准备工作1。 Part 的 Pin 的定义为了能顺利产生网络表，必须对Part Pin 的 Name 、 Number 和 Type 都要定义好，并且同一Part的Name和Number是不能重复的，只有当 Pin Type为Power时Pin Name才允许相同注意：如果一个零件的 Power Pin 有好几种 Pin Name ，而不同的Pin Name 的 Pin 要接相同的Net,如：Pin name为VDD但需要接到 VCC,而且Pin name为VSS也要接到 VCC ,此时就必须对 Captur

2、e 里的零件 Part 做一些设定2。 Part 的 PCB Footprint 的定义在 Edit-Properties 中设定 PCB Footprint当然先的做好封装库,你可以把它们放在./symbols 下，最好建立自己的库目录。3。 不同Part 的 Device 设定必须不同在 DEVICE 栏设定值，不同 Part 的值不能相同，或者干脆不命名生成网表时 CAPTURE 会自动命名，使用他的封装，参数，还有其他的属性给他联合命名即类似如: “CAP NP_0805_0.1U” 这就是自动命名的结果4。 NC Pin 定义有的时候工程师在建Capture 零件的时候会把没有连接

3、Net 的 Pin 省略， 而这些 Pin 在 Layout实际零件上是有的，针对这种情况需要对Capture 里的零件 Part 做一下设定：在 Capture 中双击 Part 进入 Edit Properties 新增一项 NC PropertyProperty 的 Name 需大写 NC在 Value 输入零件的 NC Pin5。有些字符在导入网络表时是不允许的,例如 : ！导入过程1 .在 Capture 里执行 Create netlist 选择 Allegro ， 勾选 Create Allegro Netlist ， 选择输出的路径注意：这里产生的 Netlist 有好几个文件

4、，所以只要选择路径就可以了2。在 Allegro 中执行 Import Logic 选择 Cadence,点选 Capture选择 Netlist 路径就了画好板子的机械外形，定义好route keepin 和 package keepout 以后，直接点击file-importlogic-，记住要选concept hdl,切记！别选 capture,否则无法导入网表。做完库后，最好将*.psm 、 *.fsm 、 *.bsm 、 *.dra 文件分类存放，这样便于理出头绪来，以后可以重复利用的。在 user pereference里的design path里可以指定这些 pathAllegr

5、o 应用简介一.零件建立在 Allegro 中 , Symbol 有五种 , 它们分别是Package Symbol 、 Mechanical Symbol 、 Format Symbol 、 Shape Symbol 、 Flash Symbol 。每种 Symbol 均有一个 Symbol Drawing File（ 符号绘图文件）, 后缀名均为*.dra 。此绘图文件只供编辑用 , 不能给 Allegro 数据库调用。 Allegro 能调用的 Symbol 如下 :1 、 Package Symbol一般元件的封装符号, 后缀名为 *.psm 。 PCB 中所有元件像电阻、电容、电感、

6、 IC 等的封装类型即为 Package Symbol 。2 、 Mechanical Symbol由板外框及螺丝孔所组成的机构符号, 后缀名为 *.bsm 。有时我们设计PCB 的外框及螺丝孔位置都是一样的 , 比如显卡 , 电脑主板 , 每次设计 PCB 时要画一次板外框及确定螺丝孔位置 , 显得较麻烦。这时我们可以将PCB 的外框及螺丝孔建成一个Mechanical Symbol, 在设计 PCB 时 , 将此 Mechanical Symbol 调出即可。3 、 Format Symbol 由图框和说明所组成的元件符号, 后缀名为 *.osm 。比较少用。4 、 Shape Symbo

7、l供建立特殊形状的焊盘用 , 后缀为 *.ssm 。像显卡上金手指封装的焊盘即为一个不规则形状的焊盘 , 在建立此焊盘时要先将不规则形状焊盘的形状建成一个Shape Symbol, 然后在建立焊盘中调用此Shape Symbol 。5 、 Flash Symbol焊盘连接铜皮导通符号, 后缀名为 *.fsm 。在 PCB 设计中 , 焊盘与其周围的铜皮相连, 可以全包含 , 也可以采用梅花辨的形式连接 , 我们可以将此梅花辨建成一个Flash Symbol, 在建立焊盘时调用此Flash Symbol 。其中应用最多的就是Package symbol 即是有电气特性的零件,而 PAD 是 Pa

8、ckage symbol构成的基础.I建立PAD启动 Padstack Designer 来制作一个PAD,PAD 按类型分分为 :1. Through, 贯穿的 ;2. Blind/Buried, 盲孔 / 埋孔 ;3. Single, 单面的 .按电镀分 :1 .Plated, 电镀的 ;2 .Non-Plated, 非电镀的 .a. 在 Parameters 选项卡中 , Size 值为钻孔大小;Drill symbol 中 Figure 为钻孔标记形状,Charater 为钻孔标记符号 ,Width 为钻孔标记得宽度大小 ,Height 为钻孔标记得高度大小 ;b.Layers 选项卡

9、中 ,Begin Layer 为起始层 ,Default Internal 为默认内层 ,End Layer 为结束层 ,SolderMask_Top 为顶层阻焊, ,SolderMask_Bottom 为底层阻焊PasteMask_Top 为顶层助焊,PasteMask_Bottom 为底层助焊;Regular Pad 为正常焊盘大小值,Thermal Relief 为热焊盘大小值 ,Anti Pad 为隔离大小值.建立 Symbol1 . 启动 Allegro, 新建一个 Package Symbol, 在 Drawing Type 中选 Package Symbol, 在 Dra win

10、g Name 中输入文件名 ,OK.2 .计算好坐标，执行Layout a PIN,Option面板中的Padstack中找到或输入你的 PAD,Qty代 表将要放置的数量,Spacing 代表各个 Pin 之间的间距,Order 则是方向 Right 为从左到右 ,Left为从右到左,Down 为从上到下 ,Up 为从下到上;Rotation 是 Pin 要旋转的角度 ,Pin# 为当前的Pin 脚编号 ,Text block 为文字号数;3 .放女P Pin以后再画零件的外框 Add a Line,Option面板中的 Active Class and Subclass分别 为 Packa

11、ge Geometry 和 Silkscreen_T op,Line lock 为画出的线的类型:Line 直线 ;Arc 弧线 ;后面的是画出的角度;Line width 为线宽 .4 .再画出零件实体大小Add a Shape a SdRdl, Option 面板中的 Active Class and Subclass分别为 Package Geometry 和 Place_Bound_Top, 按照零件大小画出一个封闭的框,再填充之Shape a Fill.5. 生成零件 Create Symbol, 保存之 !编写 Device若你从 orCad 中直接生成PCB 的话就无需编写这个文

12、件,这个文件主要是用来描述零件的一些属性,比如PIN 的个数 ,封装类型 ,定义功能等等! 以下是一个实例,可以参考进行编写:74F00.txt(DEVICE FILE: F00 - used for device: F00)PACKAGE SOP14 u对应封装名，应与symbol相一致CLASS IC u指定封装形式PINCOUNT 14 u PIN 的个数PINORDER F00 AB Yu 定羲 Pin NamePINUSE F00 IN IN OUT u 定羲 Pin 之形式PINSWAP F00 A B u 定羲可 Swap 之 PinFUNCTION G1 F00 1 2 3 u

13、 定羲可 Swap 之功能(Gate) PinFUNCTION G2 F00 4 5 6 u 定羲可 Swap 之功能(Gate) PinFUNCTION G3 F00 9 10 8 u 定羲可 Swap 之功能(Gate) PinFUNCTION G4 F00 12 13 11 u 定羲可 Swap 之功能(Gate) PinPOWER VCC; 14 u定羲重源Pin及名耦GROUND GND; 7 u 定羲 Ground Pin 及名耦END二 .生成网表以 orCad 生成网表为例 :在项目管理器下选取所要建立网络表的电路图系嗡oolsCreate Netlist 或按这个图标:有两种

14、方式生成网表：按 value 值(For Allegro).按 Device 值(For Allegro)按value值建立网络表1. 编辑元件的封装形式在 Allegro 元件库中 value 形式为“ !0_1uf_bot_! ， 在” ORCAD 元件属性中已有相应value 项 “0.1uf (bot) 。 ” 可以使用以下方法编辑元件value 值：1 )编辑单个元件2)编辑单页电路图中所有元件3)编辑所有元件2 、修改Create Netlist 中的参数在 Other 栏中的 Formatters 中选择 telesis.dll. 将 PCB Footprint 中的 PCB F

15、ootprint 改为 value 。保存路径中的文件后缀名使用 .txt, 如下图所示此主题相关图片如下：按Device值建立网络表1. 编辑元件的封装形式在 Allegro 元件库中 Device Name 形式为“ ! smd_cap_0603!” ， 在 RCAD 元件属性的 Device项中并没有相应项。因此须新建该项。建立的过程可以使用下面的方法:1) 直接双击元件编辑元件的属性此主题相关图片如下：通过查找元件后编辑元件属性，这样可以将Device name 相同或相近的元件，通过复制、粘贴的方法快速编辑。这种方法特别适合对电阻和电容进行编辑。A、在此状态下，按Crtl+F键查找”

16、所要编辑的元件此主题相关图片如下：、编辑元件的Device name此主题相关图片如下：、编辑元件的Device name此主题相关图片如下：、修改 Create Netlist 中的参数在 Other 栏中的 Formatters 中选择 allegro.dll. 将 PCB Footprint 中的 PCB Footprint 改为！Device 。保存路径中的文件后缀名使用 .net 。此主题相关图片如下：、操作过程中应注意的问题1 ) Allegro device library 中每一个元件都会有它自己的 device Name 。因此，两个元件尽管它们有相同的 pin 、 pack

17、age, 它们在 Allegro device library 中还会有不同的名字。例如：封装为 SOP14 的 74LS08 和 74LS00 它们的 device name 分别为 “smd_7408_soic14” 和“ smd_7400_soic14。 因此在选用元件时，要根据”allegro device library 中提供的 device name 与电路中的元件比较，如果没有对应的元件，请先告知 Layout 建库。2 )元件的 device name 中不要有空格，这样allegro 认不出这样的元件，在导如 Netlist 时会报错。3CB2)三 . 导入网表1 .网表转

18、化在调入前，应该将要增加的定位孔和定位光标以及安装孔加到网表中，定位孔用M*表示，定位光标用 I* 表示n .进入Allegro,File/Import/Logic调入网表，若显示0 errs,0 warnings则表示没有错误,可以进行下一步 ,否则 ,应用 File/Viewlog 查看原因,根据提示要求电路设计者修改原理图或自己在元器件库中加新器件.四 . 设置I设置绘图尺寸，画板框，标注尺寸，添加定位孔，给板框导角1 .设置绘图尺寸：Setupa DrawinSize2 . 画板框 :Class: BOARD GEOMETRY Subclass: OUTLINEAdd a Line用X

19、横坐标纵坐标的形式来定位画线3 .画 Route Keepin:Setup a Areas a IRoepin用 X 横坐标 纵坐标 的形式来定位画线4 .导角：导圆角 Edit Fillet目前工艺要求是圆角或在右上角空白部分点击鼠标右键a选Design Prep 选 Draft Fillet 小图标导斜角Edit a Chamfer在右上角空白部分惦记点击鼠标右键a选Design Prep 选Draft Fillet 小图标最好在画板框 时就将角倒好，用绝对坐标控制画 板框，R O U T EKEEPIN,ANTIETCH,ANTIETCH 可以只画一层 ,然后用 EDIT/COPY, 而

20、后EDIT/CHANGE 编辑至所需层即可.5 .标注尺寸：在右上角空白部分惦记点击鼠标右键a选DraftingClass: BOARD GEOMETRY Subclass: Dimension圆导角要标注导角半径.在右上角点击右键a选Drafting,会出现有关标注的各种小图标Manufacture a Dimension/Draft a ParameterDimensiort Text 设置在标注尺寸时,为了选取两个点 ,应该将 Find 中有关项关闭 ,否则测量的 会是选取的线段注:不能形成封闭尺寸标注6 .加光标定位孔：Placea Bymbol a Packag却果两面都有贴装器件，

21、则应在正反两面都加光标定位孔 ,在在库中名字为 ID-BOARD. 如果是反面则要镜像 .Edit a Mirror定位光标中心距板边要大于8mm.7 .添加安装孔：Placea Bymbol a Packa翦艺要求安装孔为3mm.在库中名字为 HOLE1258 .设置安装孔属性：Tools a PADSTACK a Modify若安装孔为椭圆形状, 因为在印制板设计时只有焊盘可以设成椭圆,而钻孔只可能设成圆形, 需要另外加标注将其扩成椭圆,应在尺寸标注时标出其长与宽 . 应设成外径和 Drill 同大,且Drill 不金属化9 .固定安装孔：Edit a Property?目标 a选择属性F

22、ixed a Apply a OKn设置层数Setup a Cross-Section.m设置显示颜色Display a Colour/Visibility可以把当前的显示存成文件：View a ImageSave,以后可以通过 View a ImageRestore调入，生成的文件以view 为后缀 , 且此文件应该和PCB 文件存在同一目录下。W设置绘图参数Setup a DrawingOptionsDisplay 中的 Thermal Pads 和 Filled Pads and Cline Endcaps 应该打开V设置布线规则Setup a Constraints. Set Stan

23、dard Values.设置 Line Width ,Default ViaSpacing Rules Set a SeValues.设置 Pin to Pin ,Line to Pin,Line to Line 等值五 . 调入元件给元件赋属性:Edit a Propertie进入 Find 设置 a FindBy Name 选择 Comp(or Pin) a Mor褪择All a Appl选择 Placement-tag 自动放置属性 a Apply a OK画元件放置区 :SetupAreasPackKaegeepin画一方框作为元件放入区a右键,Done a Place a Autop

24、lace a Topds a 50,OK a 50,OKr所画方框3 自动放置器件：Place a Autoplace a Design4 移动元件的设置：在移动状态下，可以设置Options 类中的 PointSym Origin,: 以器件原点Body Center: 以器件中心User Pick: 以选取点Sym Pin#: 以元件某一管脚。六 . 元件布局布局时 ,应根据原理图 ,将同一模块的器件放到一起,而后再根据连接长度最短的原则将同一模块内的器件摆至最短且最美观为止.再根据鼠线和整块板子的信号流动方向进行布局.在 Allegro 中布局之时， BGA 须以 25 倍（针对 Pin

25、 间距为 50mil 而言）的栅格布局。注意 : 1.BGA 周围 5mm 内无其他器件2. 压接件周围 5mm 内无其他器件3. 有极性插装件X,Y 方向尽量一致4. 板边 5mm 为禁布区七 . 电源地层分割1. 画 ROUTE KEEPIN:Setup a Area a RcKfeepin 布右边 Options 下，设置成 Route Keepin,All 画框 应注意此步不能缺少,否则后面无法赋电源地网络.2. 画分割线将同一层中要分割的不同网络用不同颜色高亮Add a Line徐&边Options下,设置成Antietch,以及要分割的层a画线将不同网络分割开3. 给电源地层的网络

26、赋属性例如 :将 VCC,VDD,GND 分配到电源地层 .Edit a Properties右Find 中选 Net,More 将 VCC,VDD,GND 选中 a Apply 予 No Rats, Route to Shape 属性 a结束 Edit Property 编辑状态.4. 将网络分配到相应区域:Edita SPlitne a SPtarameter（ 一切都 OK）Edita SPlitne a Creat十 . 打电源地进入 SPECCTRA1 .选择打电源地过孔类型，Select a Vas Routing a Bst 选揄所需类型,Apply2 .AutorouteSet

27、up a SetWire Grid. GrX 和 Y Grid 都设为 0.1 a Apply a OKAutoroutea Setup向 SetWire Grid. GrX 和 Y Grid 都设为 0.13.Autoroutea RPoute. a Fanout只选 Power nets 腼入 a OK十一 . 走线1. 改变当前缺省走线过孔 ,Setup a Constraints a PhysicSlet a CurrenVia List中的排在第一位的过孔类型就是当前缺省的过孔类型, 将其删除,则原来排在第二未的过孔类型就变成了缺省 .只需再加上删除的过孔类型,则其将排在最后.2.

28、在Allegro中,Route a Connect会在右侧出现走线的各种条件设置，包括线宽和过孔类型.在最下面有两个选项,Snap to Connect Point,Replace Etch, 前者一般不选,否则有可能走不出想要走出的形状, 后者应该选中.3. 有时走完线后发现报告冲突,说 Line to SMD 违反 contraints, 而此 line 和 SMD 属于同一个网络，此时应该将 Setup a Contraints a Spacingule Set a Set Value. a Samlet Drc 设置成 off注:1.板边 3mm 不准走线4 在 Allegro 中拷贝

29、同时拷贝多条相同走线的方法要想同时拷贝多条线,必须要保证元器件之间距离严格匹配,不能存在一点偏差 ,因为在Allegro 中可以存在孤岛式的走线,所以如果不匹配,仍可以把线拷贝上,但会认为是并未连接上,只把其作为单独一条线.用 information 获得两组相同布局中相同位置管脚的坐标,例: 已布线部分中管脚1坐标为 (x1,y1), 未布线部分中相同管脚坐标为 (x2,y2) 选才I Copy状态a点击鼠标右键a选Temp Group沸鼠标选中所有将要拷贝的线a点击鼠标右键 a选Compelete a键入x x1,y1设置拷贝原点a键入x x2,y2将线拷贝至所需位置a点击鼠标右键 a选D

30、one十二. 调整冲突十四. 检查修改同时，有一部分错误是可以忽略的，要仔细加以区分，最好只显示布线层的错误 ( 一 ) T ools a Reports选取 Summary Drawing Report a Runl淆 Connection Statistics 中内容， 最终目标 :Already Connected 与 Connections 相等 ,Missing Connections 等于 0,Dangling C onnections 等于 0,Connections 等于 100%.1. 若 Already Connected 小于 Connections, 说明存在半截线,此

31、时应将所有赋了 No Rats 属性的网络都取消该属性 (Edit a Properties.) a Display a Colout/Visibi碓y GlobaiVisibility中选取 All Invisible 设置Group/Display 中的Ratnest颜色为显眼的颜色 a观察图中飞线的位置,发现后通过右侧的 Visibility 打开相应层进行修改.2. 若Dangling不等于0,说明有的走线多出一截，形成了小天线，则应看Log File文彳,File a Fil e Viewer. a dangling_lines.log记下坐标aa用X横坐标 纵坐标定位进行修改.十五

32、 . 调整丝印设置丝印标准:Setup a TexSizes.可以设置四种标准Blk WidthHeightLine SpacePhoto Width Char Space14860200026480300031201504000416020060020选 Block1的字体,如果空间足够大,则选Block2 的字体,左至右自下至上的原则丝印一定不能上焊盘十六 . 写标注文字,做光绘ALLEGRO镜象图纸标注元件面光绘art1.artno(boardname:)artwork top焊接面光绘art(n).artyes(boardname:)artwork bottom内层布线光绘art(m)

33、.artno(boardname:)artwork layer(m)地层光绘ground(m).artno(boardname:)ground plane(m)电源层光绘power(m).artno(boardname:)power plane(m)元件面丝印silkt.artno(boardname:)silkscreen top焊接面丝印silkb.artyes(boardname:)silkscreen bottom元件面阻焊soldt.artno(boardname:)soldmask top焊接面阻焊soldb.artyes(boardname:)soldmask bottom元件面

34、钢网pastt.artno(boardname:)pastemask top焊接面钢网pastb.artyes(boardname:) pastemask bottom元件面装配adt.artno(boardname:)silkscreen top焊接面装配adb.artyes(boardname:)silkscreen bottom钻孔图光绘drill.artno(boardname:)drill chart1. 光绘文件命名方式详见PCB 设计文件命名表数控钻孔文件ncdrill.tap注：以上文件名中 (n) 表示板的总层数，(m) 表示内部某层，如 6 层板的第二层为 layer2,而

35、不是Layer1,(n)和(m)均为两位数.(boardname:)用实际板名替换2 .可以用File a ImportcDSubng.调用以前设计中的标注来进行修改，后缀是clp.3 . 光绘文件生成步骤ManufactureNCa Drremeters 只育 Reapeat codes 要选中.ManufactureNCa LergendManufactureNCa DrpeManufactureArtworkP Parametppress 项中 Leading Zeroes,Equal Coordinates 要选中 .ManufactureArtworkFilm.film 中应包括的内

36、容 :(n)Art(m).artVIA CLASS Art(n)INArt(n)ETCHArtBOARD GEOMETRYOUTLINEGround or power(m).artANTIETCH Pgp(m)VIA CLASS Pgp(m)PIN Pgp(m)ETCH Pgp(m)BOARD GEOMETRY OUTLINESILKT REF DES SILKSCREEN_TOPPACKAGE GEOMETRYSILKSCREEN_TOPBOARD GEOMETRYOUTLINEBOARD GEOMETRYSILKSCREEN_TOPSILKB REF DES SILKSCREEN_BOTT

37、OMPACKAGE GEOMETRYSILKSCREEN_BOTTOMBOARD GEOMETRYOUTLINEBOARD GEOMETRYSILKSCREEN_BOTTOMSOLDT VIA CLASSSOLDERMASK_TOPPIN SOLDERMASK_TOPPACKAGE GEOMETRYSOLDERMASK_TOPBOARD GEOMETRYOUTLINEBOARD GEOMETRYSOLDERMASK_TOPSOLDB VIA CLASSSOLDERMASK_BOTTOMPI NSOLDERMASK_BOTTOMPACKAGE GEOMETRY SOLDERMASK_BOTTOM

38、BOARD GEOMETRYOUTLINEBOARD GEOMETRYSOLDERMASK_BOTTOMDRILLMANUFACTURINGNCDRILL_LEGENDMANUFACTURINGNCDRILL_FIGUREBOARD GEOMETRYOUTLINEBOARD GEOMETRYDIMENSIONADTREF DES SILKSCREEN_TOPPIN TOPPACKAGE GEOMETRYSILKSCREEN_TOPBOARD GEOMETRYOUTLINEBOARD GEOMETRYSILKSCREEN_TOPADBREF DES SILKSCREEN_BOTTOMPIN BO

39、TTOMPACKAGE GEOMETRYSILKSCREEN_BOTTOMBOARD GEOMETRYOUTLINEBOARD GEOMETRYSILKSCREEN_BOTTOM1PASTT PIN PASTEMASK_TOPBOARDGEOMETRYOUTLINEBOARDGEOMETRYPASTEMASK_TOPPASTB PINPASTEMASK_BOTTOMBOARDGEOMETRYOUTLINEBOARDGEOMETRYPASTEMASK_BOTTOM在命令彳T执行 Artwork -s *.brd 命令,效果同 Manufacture a Artwork a Generate，十七

40、 . 光绘问题生成光绘时常见问题的解决方法1 在光绘后, 某一双列插针的地层全是花盘, 实际只应一个管脚接地容,实LASH选FLASHPUR原因 : 该器件焊盘设置错误,将焊盘设置中的ANTI-PAD 选项中 FLASH 填了内际上只有 THERMAL-RELI EF 中的 FLASH 需要 填写,其余的 F项都应为空.所以在最后检查时应该将所有带通孔的焊盘都检查一遍.2 光绘时 , 生成的光绘文件只有5 个字节 , 所有的文件都无法生成.原因 : 因为存在未使用的焊盘 ,在生成 APERTURES 时,存在不可识别的NAME,如AB00,而非数值，解决方法：将未用的 PADSTACK 清除（

41、PURGE）, TOOLS/ PADSTACK/ MODIFY/ GE/ALL.3 在某一信号层添加铜皮的方法:换到要敷铜的层.Add/Shapes/Solid Fill是敷实心铜皮，而Cross Hatch Fill则是画栅格式焊盘 /画出敷铜的 边框，则菜单将会变成SHAPE编辑菜单Edit/Change Net(name)/选择要赋予的网络，OK/Void/Auto 表示自动产生热焊盘，并且避开过孔，Sh ape表示在敷铜区域中画一区域，在此区域中不敷铜，circle表示画一圆形区域，在此区域中不敷铜,element表示将选中的element,只对过孔类元素有效对于shape,circl

42、e都不会自动产生热焊盘和避开过孔/Shape/Fill即可. 编辑敷铜4在用ALLEGRO自作PCB时出现过过孔上焊盘而不报错的现象，这与我们各位的参数设置 有关，为避免此类错误的发生，建议更改设置：Setup/constraints/physical rule set/set values/pad_pad direct connect:all allowed -not allowedSetup/constraints/physical rule set/DRC mode /pad_pad directconnect:never-always附录A菜单栏文件、编辑、察看、添加、显示、设置、逻辑

43、、布局、布线、分析、制造、工具、帮助1.文件菜单新建打开保存另存为导入导出查看日志打开日志打印设置打印改变编辑器生成说明文件退出2.编辑菜单移动复制镜像旋转修改删除生成图形删除未连结的图形分割平面倒角修改器件边角删除倒角文本分组特性设定放大矩形范围放大至满屏放大缩小放大整个范围以一点为中心放大保存镜像文件镜像文件恢复刷新习惯设置4 .添加菜单线弧形3点弧形圆四边形填充的四边形文本图形实心填充不填充交叉线网填充5 .显示菜单7逻辑菜单线网逻辑线网逻辑颜色设置显示颜色面板元件信息测量寄生参数特性设置激活去激活显示飞线不显示飞线画图尺寸画图选择文字大小网格设置子目录层结构过孔设置限制设置电气规则设定

44、特性定义线网定义区域内可放置封装区域内不可放置封装封装高度区域内可布线区域内不可布线区域内不可设置过孔区域内不可设置探针区域内不可优化布线影像输出外框线网方案设置差分对标识直流线网设置RefDes自动命名RefDes改变器件终端设定重命名重命名整个设计重命名一个区域内元件重命名窗口内元件重命名列表中的元件8 .布局菜单手工布局快速放置在CCT中布局自动布局交互式布局交换自动交换调整更新符号临时使用 SPECCTRAQuest交换针脚交换功能交换元件可视布局参数设定布局布顶层元件布底层元件布设计中的元件布指定区域的元件布窗口中的元件布列表中的元件参数设定交换设计内容交换指定区域交换窗口内容交换列

45、表内容参数设定调整整个设计调整指定区域调整窗口中内容调整列表内容器件符号9 .布线菜单连线倒角光滑边角在CCT中布线优化测试准备运行布线检查选择式布线自动布线交互编辑参数设定优化设计优化指定区域优化窗口优化激活内容优化列表内容自动设置生成测试点删除测试点交换测试点测试记录10 .分析菜单初始化选择库选择模型去除模型参数设定审查检测串扰设置初始化自动设置手工设置规则选择规则审查规则执行运行结果审查报告执行报告11.制造菜单图样设置影像文件设定文件输出钻孔参数设定设置标识制造检查设置测试内容丝印层设置生成报告钻孔参数钻孔图例钻孔记录文件输出生成组装图生成材料清单参数设置设置字体类型测直线距离测角度

46、生成详细说明13 .工具菜单创建模块焊盘编辑可进行有关焊盘的操作焊盘去除连结报告技术文件比较设置向导数据库检查更新DRCDRC为设计规则检查修改设计焊盘修改焊盘库替换焊盘组编辑刷新修改边界恢复恢复所有14 .帮助菜单帮助内容设计流程产品说明常见问题及其解答网络链接Allegro 文档可链接到Cadence网站关于Allegro专家显示版本信息等PCB 软彳OrCad Capture 大揭秘独一无二的 capture ciscapture cis使设计人员可以通过internet下载120万个元器件的技术资料。及时了解和比较所需元器件 的供货厂家、器件封装、器件参数、供货周期、当前报价等市场信息

47、，数据资源的数据库化使得企业离mrp只有一步之遥，orcadcapture cis可以按用户的要求提供基于odbc规范的全面mrp咨询与服务。orcad capture enterprise edition能自动搜索与此相关的系列元器件，可以选择其中一个放到原理图上，选 择和搜索的功能被集成在 orcad capture画图界面上，非常直观。因此，只要输入元器件号，封装形式等其 它数据，就能很好地创建好原理图。1 .集成元件信息系统 能使用网上的元件库，并能自动进行搜索。促进数据的一致性和首选元器件的使用。 给出当前元件的有关信息，进而减低成本。选择元件时，元件库和原理图之间可以自动地转换。

48、从库中放元件到原理图时，可以修改元件的一些特性。允许观看原理图上所有元件的状态。 保持原理图元件和元件库间的联系，可以通过在原理图上选择元件来观看整个元件库。 可以创建临时元件，能延续设计并能提醒用户在产品周期内尽早地购买。2 .器件搜索 从装入的元件库中查找和选择元件。 通过特性的组合来查询元件库。可以通过电子表格浏览元件的一些匹配信息。3 .器件编辑 在元件编辑器里，可以对库里的元件进行编辑。 在原理图上点取一个元件并对它进行编辑，更新它，也可以更新与此相关的一些元件。 创建和编辑元件实质上是没有限制的，元件管脚，管脚名和元件尺寸可以随意设置。仅用管脚编 辑器便能迅速地创建有大量管脚的元件。 使用管脚阵列工具能迅速地、交互式地创建管脚阵列。 允许层叠式的电路设计，可以通过设置pushing的to the part项来观看和编辑。 通过使用总线向量管脚使杂乱的原理图简单化。4 .支持数据库 若无mrp系统或者想迅速生成一个工程元件库，你可以通过预告存在的设计图生成元件库。 它具有60,000个元件库，可以作为建立一个元件库和增加一个新元件的基础1.5原理图数据库 把设计图存于单个文件里