“硬件描述语言极逻辑综合”期终试题

1、F_out 输出信号的频率;实验原理总体设计方案及其原理说明:图1-1系统总体设计方案DDS是一种把数字信号通过数/模转换器转换成模拟信号的合成技术。它由相位累加器、相幅转换函数表、D/A转换器以及内部时序控制产生器等电路组成。参考频率f_clk为整个合成器的工作频率，输入的频率字保存在频率寄存器 中,经N位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到合成的波形。 P为频率字，即相位增量；参考频率为f _clk;相位累加器的长度为N位,输出频率f _out为:f_out=£_clk相位累加器的位数; P频率控制字（步长）；F

2、_clk 基准时钟频率。y图1-2四种波形单周期的取样示意图段地址 基地址 D7 D6 D5 D4 D3 D2 D1 DO00 00000 00100 01000 011自定义的正弦波初值00 10000 10100 11000 11101 00001 00101 01001 011自定义的方波初值01 10001 10101 11001 11110 00010 00110 01010 011自定义的正三角波初值10 10010 10110 11010 11111 00011 00111 01011 011自定义的反三角波初值11 10011 10111 11011 111正弦波J图1-3函数

3、查找表的设计实验程序/*顶层模块 */module main(record, add,f,cho,ret,clk);output 8:0 record;input ret,clk;input 9:0 f, 1:0 cho;output 8:0 add;addcount k(clk,f,add,ret,cho);rom j(add, record);endmodule/*累加计数模块 */ module addcount(f_clk,f,add,ret,cho);input 9:0 f;input f_clk,ret;input 1:0 cho;reg 9:0 count;output add;

4、reg 8:0 addr,add;initial begin count=0;addr=0;end always (posedge f_clk ) if(ret=1) add=0;else begin if(count<f) count=count+1;if(count=f) begin count=0;if(addr<=7) begin addr=addr+1;if(addr>7) addr=0;case(cho) 0 : add=addr;1 : add=addr+8;2 : add=addr+16;3 : add=addr+24;default add=5'hx

5、x;endcaseendendendendmodule/*波形控制模块 */module rom(addrs, record);input4:0 addrs;output8:0 record;function8:0 romout;input4:0 addrs;case(addrs)0 : romout = 0;1 : romout = 211;2 : romout = 300;3 : romout = 211;4 : romout = 0;5 : romout = -211;6 : romout = -300;7 : romout = -211;8 : romout = 200;9 : rom

6、out = 200;10 : romout = 200;11 : romout = 200;12 : romout = -200;13 : romout = -200;14 : romout = -200;15 : romout = -200;16 : romout = 0;17 : romout = 25;18 : romout = 50;19 : romout = 75;20 : romout = 100;21 : romout = 125;22 : romout = 150;23 : romout = 175;24 : romout = 0;25 : romout = -25;26 :

7、romout = -50;27 : romout = -75;28 : romout = -100;29 : romout = -125;30 : romout = -150;31 : romout = -175;default : romout = 8'hxx;endcase endfunction assign record = romout(addrs);endmodule/*tp测试程序 */'timescale 1ns/1ns 'in elude "ddd.v" module ll_tp;reg clk,ret;reg1:0 cho;wir

8、e 8:0 record,add;reg 9:0 f;parameter DELY=100;main Q1(record,clk,add,f,cho,ret);always #1 clk = clk;initialbeginret=0;f=1;clk=0;#DELY cho=0;#DELY cho=1;#DELY cho=2;#DELY cho=3;#(DELY*2) $finish;endendmodulemodelsim仿真结果所使用的 modelsim版本为lO.Od。"觸 熹a撤te亢美电宽联s柞业-第七sPolysp恥住 Bug Find. H 曲 ModelAdvance

9、d Simulation and Debugging第斗室LPC200lsetKQQModelsim ALTERA Starter Edition 10,OdCopyngH 宦卸tor Graphics Corpwation 1&91-2011UltralSODHOM歸塞验封面 认证客户揣回收站、.、甲号曹呼ODl啊供BH.I小I I 哲 iW f'v Ifa樹 1£龙S于ARM了的 Modelsim.以下为波形仿真结果正弦波波形图HsgiaLIomo.0000.0-*札皿她Ur沁JJpAes4：jp脚lujVLLrLTLTLruiJLr 丄jwjutruw.jjAL

10、ijKdminjiTLilminjijirLrLrLrmCusor 1 I Q E1_r rlowwncHixcnmcmrmDDC匚ocnaHjmm口WEmDomromcLTnr方波波形图JMnsI I b I I 4 l> I I I I I I l> I I I I I II I <：> I I I I I I j I I I 3耳帕340 ftiIWnpmnsJjI 强土 - DefdiJt正三角波与倒三角波波形图MtgsliD事肩mfacU2 NW0000.- aaoD丿 _CpAesD JljFflitiMtEf.iro- rriAru!；=!CUTEOf L

11、<J点_嵌8o_4lJp/diacES > 川Jp/dDtBriJWLLn,w:lnj：ArLiLrLW.lJinwii i ruijut InjuuiAruiLTLiLaaLTmarrCfflaaazaarmodDwaiBUiHp 口 HEllOQ”.tflajs IiiimnoaaznmmonaracmDcmmmc3JD nsao nszaansWQ ns41 JiLnrm1irLnjinijuuijtnuiiiLnjiftrLrLnHJtfVLLutJUUUVTLjinjimuiiuvLirL1- !mQCQcammdQDzmmDdDmdQmcimccomcjDCQOOKQom:卵加闖明:脚 X. ICufSW 3WWO.-WHDH” _Wadd a-MMMl，何440 rs4Wrw4B0rw530 ni整体波形图：11 fl /I /ICursor 1Ml目 11Jp誇童I ddth 斗 H Wave心得体会JtiiiiiHnfflBHBmWBWomnBanBinnfflnBnOMMOfflOl11 1 1 111 11 11190 ns1 11 11 Illi2IMnEIlli III!1 1 1 1 1 1 1 1 1 1 JQOnsh 11111 111JSO ns1111