低相位噪声_宽带宽_高频率数字鉴频鉴相器设计

1、收稿日期:2005205216作者简介:曾健平(1966-,男,博士研究生,副教授,主要从事新型电子器件和集成电路设计的教学与科研工作。2005年12月宇航计测技术Dec.,2005第25卷第6期Journal of Astronautic Metrology and MeasurementV ol.25,N o.6文章编号:1000-7202(200506-0044-05中图分类号:O59文献标识码:A低相位噪声、宽带宽、高频率数字鉴频鉴相器设计曾健平谢海情邹伟华田涛李宇(湖南大学应用物理系,长沙410082摘要介绍了一种改进的鉴频鉴相器,采用延时电路和复位电路分开设计,D 触发器工作在并行

2、方式,电路能够同时进行置位和复位,使复位延时为0,电路将不会进入禁态,并且在输入端加入分频器。因此能使其工作带宽达到±2,降低了相位噪声和功耗,提高了工作频率,而且可以消除由于两路输入信号的占空比不同所带来的噪声。最后,利用Cadence S pectre 在0.18m 工艺下进行了仿真,对结果进行了验证。关键词锁相环鉴频鉴相器相位噪声带宽Design of Phase Frequency DetectorWith Low 2Jitter ,Wide 2R ange ,H igh 2FrequencyZE NGJian 2ping XIE Hai 2qing Z OU Wei 2hu

3、a TI AN T ao LI Y u(Department of Applied Physics ,Hunan University ,Changsha 410082Abstract A new im proved type of Phase Frequency Detector (PFD which the reset part and the delaypart designed independently was described.D 2flip 2flop w ork in parallel m ode ,s o the delay time was zero and circui

4、t w ould not stay in the forbidden state.In addition ,a frequency splitter is added before input.Detectorhas low 2Jitter ,low power ,high frequency and frequency wide range can attach ±2.In the end ,all the re 2sults were validated by Cadence S pectre under the technics of 0.18m.K ey w ords P L

5、L PFD Jitter Range1引言锁相环作为时钟产生电路,在通信、测量、高速处理器设计以及射频等领域应用极为广泛,已经成为了各种电子设备和通信设备中必不可少的基本部件。鉴频鉴相器(PFD ,Phase/Frequency Detector 作为锁相环的核心部件,它完成系统参考信号和系统反馈信号之间的频率和相位的比较,输出信号控制压控振荡器,以产生所需频率信号,其线性度、分辨力、鉴相带宽、相位噪声以及灵敏度都直接影响整个锁相环的性能。数字PFD 是将两路输入信号的频率和相位差以数字量的形式输出。其输出驱动后面的电荷泵,得到与频率差或相位差相对应的电压输出,去控制压控振荡器。它具有结构简单

6、、功耗低、面积小、集成度高等特点,因而得到了广泛的应用1。然而,由于电荷泵存在输入电容,因此具有一定的开启时间,为了保证电荷泵开启,在传统的鉴相器设计中,在其复位电路中加一个延时电路2,这样虽然降低了PFD 的死区宽度,但却使得其带宽小于±2,频率降低,相位噪声提高,并且会产生由于两路输入信号的占空比不同造成的额外相位噪声。为了提高PFD 的性能,不少文章中提出了将延时电路 和复位电路分开设计的方案3,但由于复位电路的延时,使带宽不可能完全达到±2,再者也不能消除由于两路输入信号占空比的不同所引起的噪声,并且延时电路会使两个输出端同时输出一定时间的高电平,使后面的电荷泵产生

7、噪声4。本文设计了一种改进的PFD ,它不但将延时电路和复位电路分开设计,而且D 触发器工作在并行方式下,使其复位和置位能同时进行,并在两个输出端分别加入延时电路,因而电路不进入禁态(两输出端同时为高电平的状态,另外在两路输入端加入分频器,这样使PFD 的带宽能完全达到±2,消除了由于两路输入信号占空比不同所带来的噪声,提高了PFD 的性能。2原理传统的鉴频鉴相器的结构如图1(a 所示:它是由两个D 触发器和一个与非门以及一个延时电路组成。图1(b 为其理想状态下的状态机。(a 传统PFD 结构框图(b 理想状态下的状态机图1PDF 的输出信号UP 和Down 信号控制电荷泵的电流开

8、关。在初始状态,两个输出端都是低电平,当有一个输入端有上升沿,就会有一个输出端输出高电平。这种状态将持续到另外一个输入端出现上升沿,此时,复位信号有效,电路回到初始状态。在理想状态下,PFD 中没有延时存在,并且假定复位电路的延时为0,鉴相器的输出和输入呈现线性特性,如图2所示,其带宽为±2。当两路输入信号的频率不同时,它们的相位差为2(T CK REF -T CK VCO /max (T CK REF ,T CK VCO 。然而在实际电路中,由于延时电路和复位电路的延时将会使线性带宽小于±2,如图3所示,并会输出错误信号。图4给出了非线性鉴相器的输入输出时序图。图2PFD

9、 的理想输入输出特性曲线从图4的时序图可以看到,当CK REF 和CK VC O两路信号的相位差接近2时,由于延时的存在,会使得当CK REF 的第二个上升沿到来时,复位信号还没有产生,或此时复位信号有效,这样会产生错误输54第6期低相位噪声、宽带宽、高频率数字鉴频鉴相器设计 图3 PFD 的实际输入输出特性曲线图4非线性鉴相器的输入输出时序图出或负输出。也就是说,当相位差大于2-时,会有负输出或错误输出,其中,=2t reset /T CK REF ,它由信号的周期和电路的延时决定。t reset 由延时电路和复位电路决定,和输入信号无关。由于负信号的产生,会使锁相环的频率捕捉速度降低。当输

10、入周期T CK REF =2t reset 时,=,此时锁相环不能锁定。所以鉴相器的工作频率f CK REF 1/(2t reset 4。另外,由于延时的存在,使得当两个输入信号的相位差很小时,会使电荷泵的输出电压为 0,产生相位噪声5。从上面的分析可以看出,带宽的减小、频率的降低和相位噪声的产生,主要是由于延时电路和复位电路的延时,使得电路不能及时复位,这样就会在两路输出端同时输出一段时间的高电平,也就是所谓的禁态引起的。在本文中将设计一种改进的鉴频鉴相器,来提高上述性能指标。3电路设计本文提出了一种没有复位延时的电路结构,如图5所示。图5并行工作方式的D 触发器这种结构下的D 触发器的置位

11、和复位是并行进行的,当有一路输入信号的上升沿来到时,该D 触发器置位,同时另一个D 触发器复位端有效,进行复位,并且其在整个高电平都有效,因而没有复位电路的延时,使电路不会进入禁态,理论上讲能够使其工作的带宽达到±2,死区宽度会进一步降低,这主要由D 触发器的上升时间来决定,相位噪声很小,频率可以达到很高。然而,也存在一个问题,即当两路输入信号的相位差大于,或两路信号的频率成倍数关系时,电路会输出错误电平或没有输出,其波形如图6所示。(a 当两路输入信号的相位差大于时的波形图(b 当f CK REF =2f CK VC O 时的波形图图664宇航计测技术2005年为了解决这一缺陷,通

12、过进一步改进电路结构来实现。改进的鉴频鉴相器的电路结构如图7所示。在两路输出中分别设置延时电路,两输出端就不会同时输出延时的高电平,可以减少相位噪声。这种改进后的电路的置位和复位也是并行进行的,因而鉴相器不会进入禁态(两路输出同时为高电平。在输入端加一个二分频器,在输出端加一个或门,并采用四D 触发器结构,可以克服图5所示结构的缺陷。由于分频器的分频,使得输入信号的周期增大一倍,所以当输入信号之间的相位差大于时,从分频器输出的信号之间的相位差小于,并且在上升沿和下降沿都会有相位差,另外当两路输入信号的占空比不相等时,通过分频,可以使两信号的占空比相等。采用四D 触发器结构,可以对上升沿和下降沿

13、都能进行鉴别,再通过或门输出。另外当两路输入信号的频率成倍数关系时,经分频器分频后,在分频器的输出端就会产生相位差,从而PFD 能够鉴别。此时的输出特性曲线如图8所示。图7改进的鉴相器框图图8改进的鉴相器的输出特性曲线(a f CK REF =f CK VC O =1G H z 相位差为30ps 的波形图(b f CK REF =f CK VC O =1G H z 相位差为600ps 的波形图图9从图8可以看到,PFD 的带宽为±2,然而却出现了一个宽度为22tT CK VCO的恒定电压,这是由延时电路的延时t 引起的。4仿真结果由于延时电路的延时长短要根据后面的电荷泵而定,所以本设

14、计只对前面的电路进行仿真。输入端的分频功能由D 触发器来实现。仿真时采用0.18m 工艺,其模型为Bsim3v3,电源电压采用1.8V ,使用Cadence 中的S pectre 仿真工具。图9给出了f CK REF =f CK VCO =1GH z ,相位差为30ps 和600ps 时的波形图,从图中可以看到当两路输入信号的相位差为30ps (<和600ps (>时,输出端有正确的74第6期低相位噪声、宽带宽、高频率数字鉴频鉴相器设计输出。图10分别给出了f CK REF =2f CK VCO =1GH z ,相位差为0ps 和30ps 时的波形图,从图中可以看出当两输入信号的频

15、率成倍数关系时,输出端有正确的输出。并且两输出端不会同时输出高电平,进一步降低了相位噪声。表1列出了本设计中的PFD 的主要参数 。(a f CK REF =2f CK VC O =1G H z 相位差为0ps 的波形图(b f CK REF =2f CK VC O =1G H z 相位差为30ps 的波形图图10表1PFD 的主要参数带宽±2频率1G H z 最小鉴相宽度<30ps 相对最小鉴相宽度<4%电源电压 1.8V 静态功耗0.014W 动态功耗0.72mW5结束语本文设计的鉴频鉴相器,将复位电路和延时电路分开设计,采用四D 触发器结构,并在触发器的输入端加入分

16、频器,在输出端加入或门,D 触发器工作在并行方式,使得PFD 的复位延时为0,并且当两路输入信号的相位差大于和两路信号的频率成倍数关系时,有正确的输出。通过仿真,PFD 的鉴相宽度能达到±2,最小鉴相宽度<30ps ,并且两输出端不同时输出高电平,这样使得后面的电荷泵不会输出错误电压,从而大大减少了相位噪声,降低了功耗。参考文献1杨丰林,沈绪榜.一种带RS 触发器的预充电鉴相电路设计与分析.微电子学与计算机,2002(8:1619.2蒋召宇,李丽,徐诺,高明伦.电荷泵锁相环中相位噪声的抑制和讨论.现代电子技术,2004(12:1321.3K un -Seok Lee 3,Bye

17、ong -Ha Park ,Han -11Lee ,andMin Jong Y oh.Phase Frequency Detectors for Fast Frequency Acquisition in Z ero -dead -zone CPP LLs for M obile C ommu 2nication Systems ,RF P/J ,SY STE M -LSI DI VISI ON ,S AM 2S UNG E LECTRONICS ,Y ONGI N ,KY OUNGGI -DO ,449711,K ORE A ,2003.4K uo -Hsing Cheng ,Tse -Hua Y ao ,Shu -Y u Jiang andWei -Bin Y ang.A DIFFERE