DSP处理器与FLASH存储器的接口设计精

1、DSP处理器与FLASH存储器的接口设计DSP处理器与FLASH存储器的接口设计类别：存储器&n bs pDSF是针对实时数字信号处 理而设计的数字信号处理器，由于它具有计算速度快、体积小、功耗低的突出 优点，非常适合应用于嵌入式实时系统。自世界上第一片通用D5P芯片TMS320C1于1982年在美国T1公司产生以来，DSP处理器便显示出强盛的生命 力。短短二十多年，世界上许多公司便开发出各种规格的DSP处理器，并使它们在通信、自动控制、雷达、气象、导航、机器人等许多嵌入式实时领域得到 了广泛应用。 20 世纪 90年代后期美国 TI 公司推出的面向通讯领域的新一代 32 位的TMS3

2、20C600系列DSPS片（简称C6000）是目前世界上最先进的 DSP处理 器，其中C62XX和C64XX为通用32位定点系列DSP处理器，C67XX为通用32 位浮点系列DSP处理器，其指令速度分别高达 9604800MIPS和600MFL0PS 1GFLOPS可与早期的巨型计算机速度相媲美，且单芯片功耗小于1. 5W采用BGA封装（小型球栅阵列）、体积也很小（最大35mM 35mM 3. 5mm）因此，这 些DSP处理器将在许多科技领域发挥重要作用。&nbspFLASF存储器是新型的可电擦除的非易失性只读存储器，属于 EEPRO器件，与其它的ROMS件相 比，其存储容量大、体积小

3、、功耗低，特别是其具有在系统可编程擦写而不需 要编程器擦写的特点，使它迅速成为存储程序代码和重要数据的非易失性存储 器，成为嵌入式系统必不可少的重要器件。DSP与 FLASH存储器的接口设计是嵌入式系统设计的一项重要技术，本文以基于三个C6201/ C6701 DSPs片开发成功的嵌入式并行图像处理实时系统为例，介绍这一设计技术。&nbsp1C6201/C6701 新一代 DSP处理器&nbsp1. 1 C6201/C6701 的特点及外部存储器接口 EMIF&nbspC6201为通用32位定点DSP处理器，C6701为通用32位浮点DSP处理器，它们采用并行度很高的处

4、理器结沟，从而具有许多 突出的特点：&nbspDSP核采用改进的超长指令字（VLIW）体系结构和多流水线技术，具有8个可并行执行的功能单元，其中6个为ALU两个为乘法 器，并分成相同功能的两组，在没有指令相关情况下，最高可同时执行 8 条并 行指令；&nbsp 具有32个32位通用寄存器，并分成两组，每组16个，大大加快了计算速度；&n bsp片上集成了大容量的高速程序存储器和数据存储措，最高可以 200Mbit s 的速度访问，并采用改进的多总线多存储 体的哈佛结构。程序存储器为64K字节、256位宽.每个指令周期可读取8个 指令字，还可灵活设置为高速 CACHES用

5、；数据存储器采用双存储块，每个存 储块又采用多个存储体，可灵活支持 8/16/32位数据读写。C6701还可支持 64 位访问，每个时钟可访问双 32 位故据. C6701 还可访问双 64 位 IEEE 双精度 浮点数据； 片上集成了 32位外部存储器接口 EMIF,并且分成4个时序可编程 的空间（CE0、CEI、CE2 CE3）,可直接支持各种规格 SDRAM除 CEl空间外）、 SBSRAMSRAM ROM FLASH FIFO存储器。同时，CEl空间还可直接支持 8/ 16位宽的异步存储器读访问，EMIF接口信号如图1所示；&nbsp片上集成了 4个主DMA控制器和一个辅助DM

6、A空制器：&nbsp片上集成了两个32位多功能定时器；&nbsp片上集成了两个多通道通用串行通讯口；&nbsp片上集成了 16位宿主机HPI端口，与EMIF端口一起。可支持构成并行多处理器系统；&nbsp片上集成的锁相循环PLL电路，具有4倍频外部时钟的功能，从而在外部可采用较 低的时钟电路，而在片内可高频（120MHz 150MHz 167MHz 200MHZ地进行 计算；&nbsp片上集成了符合IEEE标准的JTAG在系统仿真接口，大大4 个边方便了硬件调试；&n bsp具有一个复位中断，一个非屏蔽中断，沿触发的可编程的可屏蔽中断；&

7、nbsp双电源供电，内核电源为1. 8V,外围设备电源为3. 3V,功耗低于1. 5VV&nbsp采用352BGA小型球栅阵列封装，体积很小；&nbsp具有丰富的适合数字运算处理的指令集，并且所有的指令为条件转移指令。&n bs pC620：r C6701高度的并行结构特点、高速的时钟频率使其具有高达1600MIPS和400MMA的运算能力，比通常使用的DSP计算速度快十几倍，甚至几十倍，再加上其具有并行执 行、多功能、多任务的能力和丰富的指令集以及体积小、功耗低、易于使用的 特点，使它非常适合在嵌入式实时系统中应用；同时 TI公司开发了高效的C编 译器和多功能的集成开

8、发系统 CODE COMP OSER STU简称（CCS）以及高性能的 仿真器，大大简化程序代码的编写与调试。&nbsp1. 2 C620I 06701的引导工作方式&n bsp在加电后，C6201/ C6701可采用直接从零地址（只能为外部存储器 ） 开始执行程序的不引导方式工作；也可采用辅助 DMA先自动从宿主机HPI端口或外部CEl空间（8 /16/32位ROM加载64K字节 程序至零地址 （片上存站器或外部存储器 ） ，然后再从零地址开始执行程序的引 导方式工作。C6201/ C6701的这些工作方式由上电复位时 5个引导方式管脚 BOOTMODE4D的信号电平决定，这

9、些电平信号还决定地址映射方式是采用某 种类型、速度的外部存储器为零地址的 MAPOT式，还是采用片上程序存储器为 零地址D6 MAPI方式。这种结构特点大大增加了系统设计的灵活性。在引导工 作方式中，当零地址为片上程序存储器时，程序直接从高速 256位宽的片上程 宇存储器并行执行，能充分发挥 DSP的高速性能；而其它工作方式中，程序是 从外部慢速32位宽的存储器开始出行执行。因此，基于 C6000的嵌入式系统一 般采用引导三片上程序存储器执行的工作方式，如表 1 所 示。&nbsp2 FLASH存 储器MBM29LV800BA&nbsp2 1 MBM29LV800B介绍&

10、;nbspMBM29LV800BA FUJITSU公司生产的 1MX 8/512KX I6位的FLASH存储器，其管脚信号如图2所示。/ BYTE为X8或X 16工 作方式配置管脚（/BYTE接低时为X8方式，地址线为A-1，A0,A18共20 根，数据线为DQ0: 7，数据线高8位不用；/ BYTE接高时为X 16方式，地 址线为A0 : 18共19根，A-1，不用，数据线为 DQ0: 15） ； RY/*BY为表示 FLASH就绪或忙的管脚（它是集电极开路引脚，多个 RY/*BY管脚可通过上拉电 阻直接"线与"连接）。&nbspMBM29LV800BA具有许多特

11、点，主要如下：&nbsp单电源3. 0V读、编程写入、擦除；&nbsp与JEDEC标准的命令集和引脚分布兼容；&n bsp增加了快速编程写人命令，写入仅需两个总线周期；&nbsp具有至少100 000次的编程写入/擦写寿命；&n bs p灵活的扇区结构支持整片内容擦除、任一扇区内容擦除、相连续的多扇区内容并行擦除；&nbsp 具有嵌入式编程写入算法，可自动写入和验证写入地址的数据；&n bsp具有嵌入式擦除算法，可自动预编程和擦除整个芯片或任一扇区的内容；具有数据查 寻位和切换位，可以通过软件查寻方法检测编程写入擦除操作的状态；&

12、nbsp具有RY%*BY管脚，可以通过硬件方法检测编程写入/擦除操作的状态；&n bsp自动休眠功能，当地址保持稳定时，自动转入低功耗模式；&nbsp具有低电压禁止写入功能；&n bsp具有擦除暂停/擦除恢复功能；&nbsp2 2 MBM29LV800B的主要命令及嵌入式算法&n bs PMBM29LV800BA编程写入及擦除命令如表 2所示。其中，X为十六进制数字的任意值，RA为被读数据的FLASH地址，RD为从 FLASH地址RA读出的数据，PA为写编程命令字的FLASH地址，PD为编程命令 宇，SA为被擦除内容的扇区地址。MBM29LV800B具有

13、嵌入式编程写入和擦除 算法机构，当向FLASH写入数据内容或擦除其扇区内容时，需要根据相应的算 法编程才能完成。其编程擦除算法流程为：首先写编程擦除命令序列；然后运 行数据测试算法以确定擦除操作完成；&nbsp其编程写入算法流程为：程序开始，首先验证写入扇区是否为空，不空则运行擦除算法；然后 运行编程写入算法，写编程写入命令序列，再运行数据测试算法或查询RY/*BY 管脚信号以确定该次操作完成。地址增 1 继续上述过程，否则结束操作； 数据测试算法主要是测试DQ7和DQ5位的数据变化，以确定泫次操作是进行 中、完成、还是失败。&nbsp3 C6201/6701与FLASH的接口

14、设计&nbsp基于C6000系列DSP处理器的嵌入式系统往往采用地址映射方式为 MAPI的ROMI导方式。这种方式是把开 发成功的敝入式可执行程序烧写在 CEl空间（从001400000地址开始的ROM存 储器）中，并根据引导方式设置相应的引导模式管脚 BOOTMODE40。这样， 当嵌入式系统上电工作时，从复位信号的上升沿开始，辅助DM/把巴执行程序从引导RO附移至片上程序存储船中，然后在片上程序存储器开始执行程序。这 种方式呵充分发挥C6000系列DSP的并行结构特点，具有最好的执行性能。当 引导 ROMS件采用 FLASH存储器 MBM29LV800B时，C6201/C6701

15、与 FLASH存 储器以8位方式连接的接口设计如图3所示。&nbspFLASH勺地址线A-1，A0,A18与DSP的EMIF接口地址线EA2，EA 3+，EA21直接 相连；FLASH的低8位数据线DQ0: 7与EMIF接口数据线ED0,，ED7直接 相连，高8位数据线DQ8: 15不连接；读写使能信号可直接相连；EMIF接口 的片选信号/ CEI与字节使能信号/ BE0"相与"后与FLASH的片选信号相连； FLASH的方式信号/ BYTE接地；由于EMIF接口的ARDY言号为低时，DSP自动 插入等待时钟周期，因此，FLASH的就绪或忙RY/*BY信号经上拉电阻

16、直接与 ARDY信号相连，这种设计使FLASH的编程写操作可不运行数据测试算法，大大 简化了程序设计；C6201/C6701与FLASHY 16位或32位方式相连咱6接口设 计与 8 位方式类似。&nbsp4 引导程序开发实现过程&nbspC6000系列DSP的引导程序开发实现不能一步完成，它需要一系列的实现步骤：首先，在硬件设计的同时，可在C6000系列DSP的集成开发环境CCS中，用C语言和汇编语言编写应用程序 USAGE C, 通过编译、连接查找、修正原程序中的错误，生成COFF格式的可执行文件USAGE OUT其次，当硬件设计成功时，禾I用仿真器加载软件程序USAGE

17、OUT 到硬件系统中调试验证软件程序，直至程序无错误；然后，编写、加载链接指 令文件Link . crud，重新编译、链接软件程序生成 BOOT OUT文件，再利用TI 公司提供的HEX转换工具包中的转换程序和FLASH存储器宽度，把该BOOT OUT文件转换为相应的BOOT HEX文件，由于转换工具包中没有提供相 应的转换程序把BOOT OUT文件直接转换为FLASH认可的二进制文件，因此还 需要编写转换程序把BOOT HEX文件再转换为BOOT BIN二进制文件；最后， 在CCS中编写FLASH写入程序，编译、链接生成可执行文件，并通过 JTAG端口 加载运行，把得到的引导程序 BOOT BIN作为数据文件写入引导FLASH存储器 中。需注意的是程序写入FLASH存储器时，需要把CEl空间寄存器设计为32位 宽度存储器接口方式。&n