《电子设计自动化(EDA)》课程考试试题

1、电子设计自动化（EDA）课程考试试题一、简介本EDA实验板是中国传媒大学EDA实验室为开展EDA教学实验而设计开发的。通过本实验板可以使学生进一步的学习数字逻辑电路和PLD器件。实验板的实物图如图11所示：图11此实验板的原理图如后图所示本实验板的版本号是VER3.0，其开发环境是ALTERA公司的MAX+PLUS2，其器件支持为ALTERA公司PLCC84封装的MAX7000S系列芯片，或者是与其兼容的其它PLD芯片。EPM7000S系列芯片是ALTERA公司比较典型的PLD芯片，具有在线可编程的功能，在具体实验我们选择了EPM7128SLC84-15芯片。EPM7128SLC84-15具有

2、128个宏单元，2500个左右的可用门，PLCC 84封装，60个I/O引脚，4个专用输入引脚（引脚图参见课本P106）。可以满足中小规模实验的要求，如果设计的规模比较大可以考虑使用EPM7256S等芯片，其管脚是相互兼容的，只是内部包含更多的逻辑单元。 本实验板提供并口下载电缆一条，此电缆是针对ATMEL公司ATF1508AS的，和ALTERA公司的BYTEBLASTER并不兼容。实验板上有一个JTAG输入接口，将此并口电缆和实验板上的接口连接就可以实现JTAG编程下载。下载电缆只可以从一个方向插入JTAG接口（有关下载电缆的详细资料请参阅有关资料）PLD芯片和其外围电路需要使用+5V的直流

3、稳压电源供电才能正常工作，实验板上自己带有整流和稳压电路，可以使用7.5到9伏左右能够提供250mA以上电流的交流电源或直流电源供电。实验板上有一个电源开关，用来关闭或开启电源，电源的开启或关闭可以通过发光二极管来指示，电源开启时发光管点亮，否则熄灭。切记：不能在加电时插拔JTAG下载电缆，如要插拔下载电缆一定要关断电源。二、使用说明1关于时钟的使用说明：实验板上有一个8MHZ的晶振，与74LS04组成时钟源。此时钟信号一路送到跳线JPCKIN的NF端，当跳线跳到此端时，8MHZ时钟直接输入到PLD芯片的83脚。另一路信号送到2的14级分频器CD4040上，CD4040的输出经跳线JPCLK选

4、择分频比送到跳线JPCKIN的DF端，由此可以得到频率较低的时钟源送到PLD芯片的83脚。当跳线JPCLK在1端时，为2 1分频，当在12端时，为2 12分频。具体的频率值见下表。跳线端121110987频率Hz1953.13906.37812.5156253125062500跳线端654321频率Hz1250002500005000001000000200000040000002关于键盘输入使用说明：本实验板键盘输入分两部分，4个独立的按键，16个扫描识别的按键。4个独立的按键每个分别对应一个I/O口，由原理图知，4个独立按键经施密特非门做防抖输入。当按键没有按下时，施密特触发器的输入端通过

5、电阻接地，输出端为高电平，当按键按下时施密特触发器的输入端通过限流电阻接VCC， 因此输出端为低电平。（具体管脚的接口见附表）16个按键受I/O口数量限制接成扫描形式，按4行4列的形式排列。4个行信号C0、C1、C2、C3一端经2K限流电阻后与VCC相连，另一端接PLD芯片的4个输入口，因此当没有按键按下时，4个行信号始终为高。4个列信号H0、H、1H2、H3与PLD芯片的输出口相连，此四个端口顺序输出低电平，即同一个时刻只有一个列信号输出低电平，其他三个输出高电平。因此当按键按下时，低电平的列，会将所对应的行信号电平拉低，由此就可以确定是哪个按键按下。（具体管脚分配见附表）3DIP开关的使用

6、说明：实验板中包含8个DIP开关，每个DIP开关一端接地另一端接一个管脚，每个管脚同时经过一个10K电阻接VCC。因此当DIP开关在OFF时，管脚电平为高，当DIP开关为ON时，管脚电平为低。这样可以使管脚保持恒定的高或低电平。（具体管脚分配见附表）4发光排的使用说明：实验板中有一个10段发光排，每段发光管的正端接PLD芯片的I/O口，负端通过限流电阻接地。当芯片输出高电平时发光管发亮否则熄灭。（具体管脚分配见附表）5蜂鸣器的使用说明：PLD芯片的56脚输出经两级非门放大后送到蜂鸣器的正端，由此当56脚输出高电平时，蜂鸣器发声，否则无声。（适用于乐曲的演奏等实验）6数码管的使用说明：实验板上有

7、6个共阴极7段数码管，每个数码管的A-F连接在一起经限流电阻后接到PLD芯片的7个I/O口，每个数码管的阴极分别接到PLD芯片的一个I/O口。由此可以通过数码管阴极的电平来选通数码管，当阴极电平为高时数码管熄灭，当阴极电平为低时数码管可以点亮。这样6个数码管的阴极y0-y5通过轮流输出低电平来选通某个数码管，某个时刻只有一个选通端输出低电平，当选通的速度比较快时，因视觉暂留现象人眼观察到的数码是稳定显示的。7其他使用说明：实验板上将没定义的几个I/O口和专用输入引脚通过插针孔引出。专用引脚为INA，I/O口为JPUSER，其对应的管脚在板上标出。这些接口可以扩展实验板的应用。比如用到第二时钟源

8、时就可以用导线将时钟由的2端INA 引入PLD芯片。三、设计内容：汽车尾灯控制器实验题目参考数字逻辑设计课本P248。汽车尾部有6个灯，左右各三个。这六个灯受汽车转弯和刹车传感器的控制。这样有4个输入端：时钟（CLK），刹车（STOP），左转弯（LEFT），右转弯（RIGHT）；输出端为6个，分别对应一个灯，其具体功能如下所示。1 当汽车左转时，左侧的三个灯依次闪亮，当汽车右转时右侧的三个灯依次闪亮，闪亮的周期为1秒。亮灭灭亮灭灭亮灭灭2当汽车刹车时，6个尾灯同时点亮。3. 当汽车刹车的同时转弯时，转弯侧的灯依次闪亮，另侧灯全亮。在进行硬件仿真时，将左侧的灯定义在发光排的上面3个，将右侧的灯定

9、义在发光排下面3个上。将时钟输入端的跳线跳到DF端，并在时钟周期选择跳线排上选择时钟。将LEFT、STOP、RIGHT分别定义在独立按键KEY1、KEY2、KEY3上。需要完成的设计内容:1、 画出完成上述要求的功能框图；2、 设计完成此逻辑功能，可以用原理图或者VHDL，当将编译生成的pof文件写入PLD硬件时可以完成上面的功能要求。提示：外部输入的时钟虽然已经经过CD4040分频，但是频率依然很高，需要在芯片的内部将输入时钟再进行分频。由此提供秒脉冲，控制发光排的闪亮。附件一：7000S实验板管脚定义管脚号管脚名称实验板上名称管脚号管脚名称实验板上名称11I/O7段译码器中A56I/O蜂鸣

10、器输出RING10I/O7段译码器中B37I/O键盘输入的c09I/O7段译码器中C39I/O键盘输入的c18I/O7段译码器中D40I/O键盘输入的c26I/O7段译码器中E41I/O键盘输入的c35I/O7段译码器中F33I/O键盘输入的h04I/O7段译码器中G34I/O键盘输入的h181I/O7段译码器中DOT35I/O键盘输入的h222I/ODIP136I/O键盘输入的h324I/ODIP283CLK时钟输入CLK25I/ODIP320I/O数码管0的选择口27I/ODIP417I/O数码管1的选择口28I/ODIP515I/O数码管2的选择口29I/ODIP618I/O数码管3的选

11、择口30I/ODIP716I/O数码管4的选择口31I/ODIP812I/O数码管5的选择口44I/O独立按键KEY184OE自定义输入接口INA45I/O独立按键KEY21GCLR自定义输入接口INA46I/O独立按键KEY32GCLK2自定义输入接口INA48I/O独立按键KEY449I/O自定义输入接口JPUSER70I/O发光排150I/O自定义输入接口JPUSER69I/O发光排251I/O自定义输入接口JPUSER68I/O发光排352I/O自定义输入接口JPUSER67I/O发光排454I/O自定义输入接口JPUSER65I/O发光排564I/O发光排663I/O发光排761I/O发光排860I/O发光排958I/O发光排10注意事项：1、考生须在答卷封面上写明学号、姓名及所在学习中心，并与答题内容装订在一起。答卷封面见下