Proteus数字电路的设计与仿真_第1页
Proteus数字电路的设计与仿真_第2页
Proteus数字电路的设计与仿真_第3页
Proteus数字电路的设计与仿真_第4页
Proteus数字电路的设计与仿真_第5页
已阅读5页，还剩14页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、 v v 毫无疑问，本题每个74LS90都应首先接成十进制计数器，如图2-35所示。 74LS90内部原理如图2-36所示，这是一个异步时序电路。图中的S1、 S2对应于集成芯片的6、7管脚，R1、R2对应于集成芯片的2、3管脚， CP0对应于14管脚，CP1对应于12管脚，Q3、Q2、Q1、Q0分别对应于 11、8、9、12管脚。 S1 S2 J0 CP 0 CP1 R1 R2 & CP 0 K0 Q0 Rd & Sd Q0 J1 CP1 K1 Q1 Q1 J2 CP2 K2 Q2 Q2 J3 CP3 K3 Q3 Q3 Q0 Q1 Q2 Q3 图2-35 74LS90接成的十

2、进制计数器 图2-36 74LS90的内部原理图 分步设计与仿真 个位向十位的进位实现。 v 用两片74LS90异步计数器接成一个异步的60进制 计数器。所谓异步60进制计数器，即两片74LS90 的时钟不一致。个位时钟为1Hz方波来计秒，十位 计数器的时钟信号需要从个位计数器来提供。 v 进位信号的要求是在十个秒脉冲中只产生一个下降 沿，且与第十秒的下降沿对齐。只能从个位计数器 的输出端来提供，不可能从其输入端来找。而计数 器的输出端只有Q0、Q1、Q2、Q3四个信号，要么 是其中一个，要么是它们之间的逻辑运算结果。 v v 把个位的四个输出波形画出来，如图2-37所示。由 于74LS90是在时钟的下降沿到来时计数，所以Q3 正好符合要求，在十秒之内只给出一个下降沿，且 与第十秒的下降沿对齐。Q2虽然也只产生一个下降 沿，但产生的时刻不对。 图2-37 74LS90接成的个位计数器时序图 v v v 这样，个位和十位之间的进位信号就找到了，把个位的Q3(11端连接到十位的 CKA(14端上。 六十进制的实现。 当计秒到59时，希望回00。此时个位正好是计满十个数，不用清零即可自动从9 回0；十位应接成六进制，即从05循环计数。用异步清零法，当6出现的瞬间， 即Q3Q2Q1Q0=0110时，同时给R0(1和R0(1高电平，使这个状态变成0000， 由于6出

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论