可编程逻辑器件实验电子表设计

1、可编程逻辑器件实验 电子表设计精82 蔡暻煊 2008010535一、 实验目的（1） 学习用Quartus开发系统对可编程逻辑器件编程的方法；（2） 学习数字实验箱的使用方法以及把文件下载到CPLD芯片中的方法。二、 实验任务要求设计数字时钟1、输入：（1）时钟源：1Hz-24MHz自选 ；（2）开关： S8=0时为正常模式，S8=1时为校时模式；（3）按钮校时模式下：K5小时数增加，K6分钟数增加；正常模式下：K5、K6无作用。2、输出 ：（1）LED：校时模式下，D8亮 ；（2）数码管 ：使用实验箱左上角的数码管， BCD编码输入使用6个数码管，前两位表示小时，中间两位表示分钟，最后两位

2、表示秒。三、 实验步骤分功能块完成1、设计两个60进制计数器（带进位信号）2、设计一个24进制计数器3、将以上三个模块拼合成一个数字时钟4、添加小时和分钟校时功能 四、电路工作原理电路主要分为三个部分 1、时、分、秒计时、显示电路。 这部分由两个六十进制计数器（带进位）和一个二十四进制计数器串级而成。计数器输出接数码管，最大显示值为23小时59分59秒，显示上述值后再输入一个秒脉冲，显示回零并重新开始计时。24进制计数器（1）24进制计数器： 输入为时钟信号CP，输出为个位0D0A,十位1D1A。内部结构主要由两片74LS90组成： (a)每个74LS90构成8421码十进制计数器，即CLKA

3、接受时钟信号，CLKB接QA输出。 (b)个位和十位的级联通过个位CLKA接时钟信号，十位CLKA接个位QD输出信号实现。 (c)24进制通过反馈清零。当第24个时钟信号到来时（下降沿），1D1A=0010,0D0A=0100，通过将1B和0C的”1”信号反馈到CLRA和CLRB达到清零的目的。六十进制计数器（2）60进制计数器： 和24进制计数器类似，输入为时钟信号CP，输出为个位0D0A,十位1D1A以及进位信号C0。内部结构主要由两片74LS90组成： (a)每个74LS90构成8421码十进制计数器，即CLKA接受时钟信号，CLKB接QA输出。 (b)个位和十位的级联通过个位CLKA接

4、时钟信号，十位CLKA接个位QD输出信号实现。 (c)60进制通过反馈清零。当第60个时钟信号到来时（下降沿），1D1A=0110通过将1B和1C的”1”信号反馈到CLRA和CLRB达到清零的目的。 (d)进位信号：当第60个时钟信号到达时，7490将清零，同时在Q3上产生一个下降沿作为进位信号。主电路主电路包括 5路输入：秒脉冲CP，选通信号select，防抖模块47kHz时钟信号，小时、分钟校准信号。 25路输出：其中24路用于接6个数码管，分别显示时、分、秒，1路接LED，用于指示校准模式。 （1） 秒计数用60进制计数器实现，输入秒脉冲，1D0A输出接2个数码管，进位信号MCLK接74

5、LS153的SCLK端。 （2） 分计数用60进制计数器实现，输入信号由74LS153输出端2Y提供，M00M13输出接2个数码管，进位信号MCLK接74LS153的1C0端。 （3） 小时计数用24进制计数器实现，输入信号由74LS153输出端1Y提供，S00S13输出接2个数码管。 （4） 小时、分钟校准信号分别经过防抖模块接74LS153的1C1、2C1端。 （5） 选通信号MODE经防抖模块接74LS153的A端，B端接地。通过改变A的电平高低，使“BA”在00和01之间转换。 当BA=00时，1Y=1C0,2Y=2C0。时钟处于正常计时状态。可以实现进位功能。 当BA=01时，1Y=1C1,2Y=2C1。时钟处于校准状态。按小时校准和分校准按钮，1Y、2Y会产生一个脉冲，使得小时计数器和分计数器计数加1。此时不存在进位关系。 （6） 在小时、分钟校准信号和74LS153之间添加非门可以消除模式切换时分计数器和小时计数器的进位变化。 如果不加非门，在正常计时状态，小时、分钟校准按钮不按下的时候为高电平，即1C1=2C1=”1”,而进位信号1C0、2C0一般为”0”，如