集成电路设计基础作业题解答(5～7)

1、第五次作业4.14、改正图题4.14所示TTL电路的错误。 如下图所示：解答：(a)、，A,B与非输出接基极，Q的发射极接地。从逻辑上把Q管看作单管禁止门便可得到。逻辑没有错误！若按照题干中所示接法，当TTL与非门输出高电平时，晶体管Q的发射结要承受高压，必然产生巨大的电流。为了不出现这种情况，可以在基极加一电阻或者在发射极加一二极管。但发射极加二极管后会抬高输出的低电平电压。所以只能在基极加一大电阻，实现分压作用。另外一种方法是采用题4.15（a）图中的A输入单元结构。&&111(b)、要实现由。但题干中的线与功能不合理。若其中一个为高电平且另外一个为低电平时，高电平输出降会

2、往低电平输出灌电流，从而容易引起逻辑电平混乱。为了消除这一效应，可以在各自的输出加一个二极管。(c)、电阻不应该接地，应该接高电平(d)、电阻不应该接VCC，而应该接低电平4.15、试分析图题4.15（a），(b)所示电路的逻辑功能。解答：图（a）中，单元1实现了A的电平输入，B是A的对称单元。功能单元2实现了A和B输入的或逻辑功能单元4充当了Q8管的泄放网络，同时抬高了Q3,Q4管的输入逻辑电平，另外该单元还将或的结果传递给了Q8管功能单元3中的Q8管实现了非逻辑，Q6和Q7复合管加强了输出级的驱动能力。综上所述，4.15（a）电路实现功能为，即或非的功能图(b)中，Q1,Q2管依然实现传递

3、输入的功能，Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递 Q9管实现了非功能，Q7,Q8管依然是用来驱动负载的。Q9管和Q7,Q8轮流导通综上所述，4.15（b）实现的功能为第六次作业：5.1已知一ECL电路如图题5.1所示，其Vcc=0V，VEE4.5V，VBEF0.8V，VBB1.2V，逻辑摆幅VL0.8V且对称于参考电压，各管的IE,MAX=5mA，并假设输入和输出的逻辑电平Vi，Vo相互匹配，且忽略基极电流的影响。（1）试计算电阻R3,R4的数值（2）试确定电阻R1,R2,和RE值解答电路的逻辑功能如下：（1）、当A输入为高电平VOH时，Q

4、1,Q2的发射极c点电位被钳制住，Q1管放大，Q2管截止。（2）、当A输入为低电平VOL时，VBB将c点电位钳制在2.0V，此时Q1管截止，Q2管放大。Q3和Q4是单管禁止门射极跟随器，只是起电平传递的作用，并不会改变a、b点电位的输出极性和相位。因为逻辑电平摆幅为VL0.8V，且对称于参考电压，则VOH=0.8V, VOL=1.6V。当e点被钳位在1.6V，所以Q2管截止，此时a点输出属于低电平逻辑。当Q1管截止， a点为逻辑高电平。此时通过R3的电流最大。Q2管导通为了保证电平逻辑正常，当d点电平为高逻辑电平的时Q4管的电流达到最大值IE,MAX。故有 ，综上所述： 5.2、已知图题5.2

5、中ECL门电路的V3V，V-3V，VBEF0.7V，R1=R2=500，RE2k，假定平Vi和Vo的高低电平预地电平对称，并且当输入为低电平时的空载功耗为20mW。（1）、计算电阻R4和R5，忽略基极电流的影响（2）、确定逻辑摆幅，忽略基极电流的影响解答若A、B的输入都为低电平的情况下Q1，Q3管截止，Q2管导通。RE两端的电压为2.3V，通过RE的电流为。通过电阻R2的电流IR2=IRE=1.15mA，R2上的电压降为VR2=R2×IR2=0.575V，Q4管发射极电压为30.5750.7=1.725V，此时Vo输出为低电平，便可列出方程：.若A、B中有一个输入是高电平，则Q2管被

6、截止，此时VO输出为高逻辑电平。同样可以列出方程. 由于Vo，Vi的高电平和低电平相对地对称，所以有.又因为在双输入都为低电平的情况下，电路的空载功耗为20mW，可以得到如下方程上述四个方程联立可得到：5.3、图题5.3是一个早期ECL电路（1）、计算输出X处的VOH和VOL（2）、若要求VY=VX，试计算R1的值。解答：（1）当A输入为高电平VOH时，Q2管截止，X输出为高电平；当A输入为低电平时，Q1管截止，Q2管放大，X输出为低电平。 所以输出低电平为（2）若要使得VX=VY，则，解得R1=145第七次作业：6.2、图题6.2所示的I2L反相器，I0=10uA，除外，其他数据采用标准的晶

7、体管数据。（1）设仅有一个集电极（C1）连到同类反相电路，试计算C1处的VOH和VOL;（2）设有三个集电极每个都接到一个负载门上，试计算C1处的VOH和VOL;解答：晶体管参数默认取值为，RCS忽略不计。（1）、C1接负载门的情况当A输入是高电平时输出C1是低电平，后级输入管截止，当前级的NPN管饱和导通。由于C1的负载是同类的反相电路，后级PNP管处于临界饱和状态，C1的低电平VOL=VCES-NPN（当前NPN管的本征饱和压降）IE×REVCB-PNP (PNP管临界饱和下的集电极基极电压) IE×RE。所以VOL=50+12mV 当A输入是低电平时输出C1是高电平，

8、后级输入管饱和导通，当前级的NPN管截止。由于C1的负载是同类反相电路，后级PNP管处于深饱和状态，C1的高电平VOH=VBE-NPNIB×RB0.7V(2)、三个集电极输出C1,C2,C3都接到一个负载门 当输入A为低电平时，当前NPN管截止，C1,C2,C3各自的PNP管电流灌如各自的NPN管，对逻辑高电平没有影响。VOH（多负载输出）= VOH（单负载输出）0.7V 当输入A为高电平时，当前NPN管要吸收三个PNP管集电极注入的电流，NPN管，忽略PNP管临界饱和与深饱和带来的共基放大倍数的影响。NPN管正常条件下集电极承载的最大电流为40A>10A×3。VOLVCES-NPN（当前NPN管的本征饱和压降）IE×RE=50mV+40A×600=74mV6.4、A、B、C、D为四个变量，设计一个I2L电路以实现“与或非”的电路功能，即电路图略6.5、试设计一个简单的I2L电路以完成3输入变量A、B、C的逻辑功能电路图略6.6、试