第十三讲边沿触发器及其功能变换

1、同步同步rs触发器触发器同步触发器的空翻同步触发器的空翻 在在cp为高电平为高电平1期间，若同步触发器的输入信号发生期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。多次变化时，其输出状态也会相应发生多次变化的现象。d触发器的空翻现象触发器的空翻现象内容：内容：1.边沿触发器边沿触发器 2.主从触发器主从触发器目的与要求：目的与要求：1. 掌握触发器的边沿触发方式和主从触发方式。掌握触发器的边沿触发方式和主从触发方式。 2. 掌握各种逻辑功能的触发器：掌握各种逻辑功能的触发器：rs、d、jk、t、t的逻的逻辑功能。辑功能。 重点：重点：1. 正确理解触发器的逻辑

2、功能和触发方式。正确理解触发器的逻辑功能和触发方式。 2. 熟练掌握触发器的特性方程。熟练掌握触发器的特性方程。难点：触发方式、特性表、驱动表的正确理解。难点：触发方式、特性表、驱动表的正确理解。 为何要用边沿触发器为何要用边沿触发器 同步触发方式存在空翻，为了克服空翻。同步触发方式存在空翻，为了克服空翻。 边沿触发器只在时钟脉冲边沿触发器只在时钟脉冲cp上升沿或下降沿时刻接收上升沿或下降沿时刻接收输入信号，电路状态才发生翻转。从而提高了触发器工作的输入信号，电路状态才发生翻转。从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。可靠性和抗干扰能力，它没有空翻现象。 边沿触发器主要有维持

3、阻塞边沿触发器主要有维持阻塞d触发器，边沿触发器，边沿jk触发器等触发器等 边沿触发器的具体电路不详细分析其工作原理，只简边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。（集成触发器的学习以应用为主，不强调内部单了解即可。（集成触发器的学习以应用为主，不强调内部电路。）电路。）？cp上升沿，上升沿， 下降沿下降沿边沿边沿jk触发器触发器1. 电路结构电路结构 逻辑符号中逻辑符号中cp端加端加“”表示边沿触发输入，加小圆圈表示边沿触发输入，加小圆圈表示下降沿有效触发，不加小圆圈表示上升沿有效触发。表示下降沿有效触发，不加小圆圈表示上升沿有效触发。 j cp k q q j kq q曾用

4、符号 j cp k 1j 1kq q国标符号 cp c1边沿触发器边沿触发器下降沿有效触发下降沿有效触发 式中式中qn+1为为cp下降沿下降沿到来后的到来后的状态；状态；qn为为cp到来前的状态。到来前的状态。2. 逻辑功能逻辑功能nnnqkqjq1边沿边沿jk触发器触发器3. 具有直接置具有直接置0和置和置1端的边沿端的边沿jk触发器触发器 下图为下降沿触发的边沿下图为下降沿触发的边沿jk触发器触发器74ls112。置置0（ ）置）置1（ ）端均为低电平有效，异步方式）端均为低电平有效，异步方式 (不不 受受cp的影响的影响)。drds4. jk触发器构成的触发器构成的t触发器和触发器和t触

5、发器触发器t触发器：具有保持和翻转功能的触发器。触发器：具有保持和翻转功能的触发器。t触发器：只具有翻转功能的触发器。触发器：只具有翻转功能的触发器。1j c11ktqqcp(1) jk触发器触发器t触发器触发器 令令jk触发器的触发器的j=k=t，可得可得t触发器的特性方程为：触发器的特性方程为：nnnnnnqtqtqqkqjq11（cp下降沿到来有效）下降沿到来有效）t触发器的逻辑功能为：触发器的逻辑功能为： t=1时：每输入一个时钟脉冲时：每输入一个时钟脉冲cp，触发器的状态翻触发器的状态翻 转一次；转一次； t=0时：输入时钟脉冲时：输入时钟脉冲cp时，触发器状态保持不变时，触发器状态

6、保持不变t触发器的作用：计数。触发器的作用：计数。nnnqtqtq1nnnnqqkqjq1(2) jk触发器触发器t触发器触发器 令令jk触发器的触发器的j=k=1，可得可得t触发器的特性方程为：触发器的特性方程为：（cp下降沿到来有效）下降沿到来有效）t触发器是触发器是t触发器在触发器在t=1时的特例。时的特例。1j c11k1qqcp集成边沿集成边沿jk触发器触发器(a) 74ls112 的引脚图 16 15 14 13 12 11 10 974ls112 1 2 3 4 5 6 7 8vcc 1rd 2rd 2cp 2k 2j 2sd 2q1cp 1k 1j 1sd 1q 1q 2q g

7、nd(b) cc4027 的引脚图 16 15 14 13 12 11 10 9cc4027 1 2 3 4 5 6 7 8vdd 2q 2q 2cp 2rd 2k 2j 2sd1q 1q 1cp 1rd 1k 1j 1sd vss74ls112为为cp下降沿触发。下降沿触发。cc4027为为cp上升沿触发，且其异步输入端上升沿触发，且其异步输入端rd和和sd为高电平有效。为高电平有效。 由由3 3个基本个基本sr锁存器组成锁存器组成置置0维持线维持线接受接受d、cp输入信号输入信号根据根据 确定确定触发器的状态触发器的状态 rs g1 & cp q1 & g2 g3 &

8、; & & g5 q2 q3 s r g4 q4 d g6 q q & 维持阻塞维持阻塞d触发器触发器（边沿（边沿d触发器）触发器）0 01 11 1d dd d 1 & c p q1 & g33 & & & q2 q3 s rq4 d qq& cp = 0 qn+1=qnd 信号进入触发器信号进入触发器, ,为状态刷新作好准备为状态刷新作好准备q1 = dq4= d工作原理工作原理:触发器触发器, ,状态不变状态不变g2g1g4g5g60 01 1d dd d g1 & c p q1 & 3 &

9、& & g5 q2 q3 s r g q4 d g q q & 当当cp 由由0跳变为跳变为11 10 00 0d dd ddqn 1 在在cp脉冲脉冲的上升沿，触的上升沿，触法器按此前的法器按此前的d信号刷新信号刷新1 11 1g2g4g6g5g3工作原理工作原理: 1 & c p q1 & 3 & & & g5 q2 q3 s r g q4 d g6 q q & 当当cp =1置置0维持线维持线1 11 10 0d信号不影响信号不影响 、 的状态，的状态，q的状态不变的状态不变rs0 0置置1阻塞线阻塞线如如qn+1=

10、0g1g2g3g4g5g60 01 1d不能改变不能改变q3、q21 1 1 & c p q1 & 3 & & & 5 q2 q3 s r g q4 d g q q & 当当cp =10 01 1置置1维持线维持线置置0 阻塞线阻塞线1 1d信号不影响信号不影响 、 的状态，的状态，q的状态不变的状态不变rs如如qn+1=1g1g2g3g4g5g60 01 11 1 q2、q3状态不变状态不变触发方式触发方式边沿边沿 维持阻塞维持阻塞d触发器是用时钟脉冲上升沿触发的。因此，触发器是用时钟脉冲上升沿触发的。因此，又称为边沿又称为边沿d触发器。触发器

11、。 qn+1=d （cp上升沿到来有效）上升沿到来有效）式中的式中的d信号指信号指cp上升沿上升沿到来前的状态，到来前的状态，qn+1为为cp上上升沿到来后的状态。升沿到来后的状态。逻辑符号逻辑符号具有直接置具有直接置0和置和置1端的维持阻塞端的维持阻塞d触发器触发器 ：直接（异步）置：直接（异步）置0端；端；低电平有效。低电平有效。 ：直接（异步）置：直接（异步）置1端；低电平有效。端；低电平有效。直接（异步）：指不受直接（异步）：指不受cp的影响。的影响。drdsd触发器构成的触发器构成的t触发器和触发器和t触发器触发器1. d触发器触发器t触发器触发器nnnnqtqtqdq11（cp脉冲

12、上升沿到来有效）脉冲上升沿到来有效）令令 d=t qn2. d触发器触发器t触发器触发器nnnqqdq11（cp脉冲上升沿到来有效）脉冲上升沿到来有效）nqd 令令主从触发器主从触发器1.主从触发器与边沿触发器一样可以主从触发器与边沿触发器一样可以克服空翻克服空翻。2.结构：结构：主从结构主从结构。内部有相对称的主触发器和从触发器内部有相对称的主触发器和从触发器3.触发方式：主从式。触发方式：主从式。主、从两个触发器分别主、从两个触发器分别工作在工作在cp两个不同的时区内两个不同的时区内。 总体效果上与边沿触发方式相同。总体效果上与边沿触发方式相同。 状态更新的时刻只发生在状态更新的时刻只发生

13、在cp信号的上升沿或下降沿信号的上升沿或下降沿4.优点：优点：在在cp的每个周期内触发器的状态只可能变化一的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。次，能提高触发器的工作可靠性。 主从触发器是在同步主从触发器是在同步rs触发器的基础上发展出来的触发器的基础上发展出来的 各种逻辑功能的触发器都有主从触发方式的触发器各种逻辑功能的触发器都有主从触发方式的触发器, ,即：主从即：主从rs触发器、主从触发器、主从jk触发器、主从触发器、主从d触发器、主触发器、主从从t触发器、主从触发器、主从t触发器。触发器。主从主从rs触发器触发器1.1.电路结构电路结构 由两个同步由两个同步

14、rsrs触发器串联触发器串联组成，上面的为从触发器，下组成，上面的为从触发器，下面的为主触发器。面的为主触发器。 g g9 9门的作用是将门的作用是将cpcp反相，反相，使主、从两个触发器分别工作使主、从两个触发器分别工作在两个不同的时区内。在两个不同的时区内。 g5 g6 g1 g2 g7 主触发器 g8 qm qm g3 从触发器 g4 & & q q & & 1 s r cp g9 (a) 逻辑电路 & & & & cpcp下降沿到来时有效下降沿到来时有效01rsqrsqnn特性方程特性方程主从主从rs触发器触发器g5 g6

15、g1 g2g7 主触发器 g8qm qmg3 从触发器 g4&q q&1s r cpcpg9(a) 逻辑电路&(1)接收输入信号过程：接收输入信号过程： cp=1期间，主触发器控期间，主触发器控制门制门g7、g8打开，接收输入打开，接收输入信号信号r、s，有：有： 从触发器控制门从触发器控制门g3、g4封锁，封锁，其状态保持不变。其状态保持不变。01rsqrsqnmnm工作原理工作原理(2)输出信号过程：输出信号过程： cp下降沿到来时，主触下降沿到来时，主触发器控制门发器控制门g7、g8封锁，在封锁，在cp=1期间接收的内容被存储期间接收的内容被存储起来。同时，从触发

16、器控制起来。同时，从触发器控制门门g3、g4被打开，主触发器被打开，主触发器将其接收的内容送入从触发将其接收的内容送入从触发器，输出端随之改变状态。器，输出端随之改变状态。在在cp=0期间，由于主触发器期间，由于主触发器保持状态不变，因此受其控保持状态不变，因此受其控制的从触发器的状态也即制的从触发器的状态也即q、 的值当然不可能改变。的值当然不可能改变。qg5 g6g1 g2g7 主触发器 g8qm qmg3 从触发器 g4&q q&1s r cpcpg9(a) 逻辑电路& q q s rs cp rq q(b) 曾用符号 1s 1rs cp rq q(c) 国标符号

17、cpc1逻辑符号逻辑符号电路特点电路特点 主从主从rs触发器采用主从触发器采用主从控制结构，从根本上解决了控制结构，从根本上解决了输入信号直接控制的问题，输入信号直接控制的问题，具有具有cp1期间接收激励信期间接收激励信号，号，cp下降沿到来时触发下降沿到来时触发翻转的特点。翻转的特点。 存在着约束问题，即在存在着约束问题，即在cp1期间，激励信号期间，激励信号r和和s不能同时为不能同时为1。边沿触发器边沿触发器主从主从jk触发器触发器1.电路结构电路结构g1 g2j k cp g7 主 g8g5 g6 g3 从 g4q q1g9qm qm&nnkqrqjs 下降沿到来时有效cpqkq

18、jqkqqjqrsqnnnnnnn 1代入主从代入主从rs触发器的特性触发器的特性方程，即可得到主从方程，即可得到主从jk触触发器的特性方程：发器的特性方程：将将主从主从jk触发器没有约束。触发器没有约束。j k qnqn+1功能0 0 00 0 101nnqq1 保持0 1 00 1 10001nq 置 01 0 01 0 11111nq 置 11 1 01 1 110nnqq1 翻转特性表、时序图特性表、时序图cpjkq q q j kj cp kq q曾用符号 1j 1kj cp kq q国标符号cpc1电路特点电路特点逻辑符号逻辑符号 主从主从jk触发器采用主从触发器采用主从控制结构，

19、从根本上解决了控制结构，从根本上解决了输入信号直接控制的问题，输入信号直接控制的问题，具有具有cp1期间接收输入信期间接收输入信号号,cp下降沿到来时触发翻下降沿到来时触发翻转的特点。转的特点。 输入信号输入信号j、k之间没有之间没有约束。约束。g1 g2j k cp g7 g8g5 g6 g3 g4q q1g9rdsd&带清零端和预置端的主从带清零端和预置端的主从jk触发器触发器rd=0，直接置0001sd=0，直接置1g1 g2j k cp g7 g8g5 g6 g3 g4q q1g9rdsd&01 sdj cp k rd q qsd rd j kj cp kq q曾用符号

20、国标符号cprdsd s 1j 1k r q qc1带清零端和预置端的主从带清零端和预置端的主从jk触发器的逻辑符号触发器的逻辑符号集成主从集成主从jk触发器触发器 14 13 12 11 10 9 8 7472 1 2 3 4 5 6 7 vcc sd rd k3 k2 k1 q (b) 7472 的引脚图 (a) 74ls76 的引脚图 16 15 14 13 12 11 10 9 74ls76 1 2 3 4 5 6 7 8 1k 1q 1q gnd 2k 2q 2q 2j 1cp 1sd 1rd 1j vcc2cp 2sd 2rd nc cp j1 j2 j3 q gnd 321kkk

21、k 321jjjj 低电平有效低电平有效cp下降沿触发 1j 2k s rsd j1 j2 j3 cp k1 k2 k3 rdq qcp&与输入主从与输入主从jk触发器的逻辑符号触发器的逻辑符号g5 g6g1 g2cpg3 从 g4&q q1g7 主 g8&1d1qmqm& d cp q q dq q曾用符号 d cp 1dq q国标符号 cp c1主从主从d触发器触发器特性方程为：特性方程为： dqn1下降沿时刻有效下降沿时刻有效 14 13 12 11 10 9 8 74ls74 1 2 3 4 5 6 7 vcc 2rd 2d 2cp 2sd 2q 2q

22、1rd 1d 1cp 1sd 1q 1q gnd 14 13 12 11 10 9 8 cc4013 1 2 3 4 5 6 7 vcc 2q 2q 2cp 2rd 2d 2sd 1q 1q 1cp 1rd 1d 1sd vss (a) 74ls74 引脚排列图 (b) cc4013 引脚排列图 集成边沿集成边沿d触发器触发器：cc4013的异步输入端rd和sd为高电平有效。cp上升沿触发总结：触发器的两要素总结：触发器的两要素一、逻辑功能一、逻辑功能1.描述方法：描述方法：逻辑符号、特性表、驱动表、特性方程、逻辑符号、特性表、驱动表、特性方程、 状态转移图状态转移图1）逻辑符号）逻辑符号 “

23、”：表示边沿触发输入。：表示边沿触发输入。 小圆圈：表示下降沿有效触发。小圆圈：表示下降沿有效触发。 无小圆圈：表示上升沿有效触发。无小圆圈：表示上升沿有效触发。 “”：表示主从触发输出。：表示主从触发输出。2）特性表）特性表3）驱动表）驱动表xqn4）特性方程）特性方程二、触发方式二、触发方式1.1.基本基本rsrs触发器：触发器： 直接电平触发（低电平有效直接电平触发（低电平有效/ /高电平有效）高电平有效）, ,无无cpcp。2.2.同步触发同步触发 cpcp的（高的（高/ /低）电平期间触发；即在整个有效电平期低）电平期间触发；即在整个有效电平期间接收输入信号（间接收输入信号（rs/j

24、k/d/trs/jk/d/t）；）；在整个电平期间状态相在整个电平期间状态相应更新；存在空翻。应更新；存在空翻。3.3.边沿触发边沿触发 只在只在cpcp的的或或边沿触发；即只在边沿触发；即只在cpcp的的或或边沿边沿接收输入信号（接收输入信号（rs/jk/d/trs/jk/d/t）；）；只在只在cpcp的的或或边沿状态边沿状态更新；无空翻。更新；无空翻。4.4.主从触发主从触发 有主、从两个触发器，在有主、从两个触发器，在cpcp的高的高/ /低电平期间交替工低电平期间交替工作、封锁。只在作、封锁。只在cpcp的高电平期间（或低电平期间）接收的高电平期间（或低电平期间）接收输入信号（输入信号（rs/jk/d/trs/jk/d/t）；）；只在只在cpcp的的或或边沿总的输出边沿总的输出状态更新。状态更新。集成触发器中常见的置集成触发器中常见的置0和置和置1端端 ：直接（异步）置：直接（异步）置0端。端。 ：