第三章 时序电路ppt课件

1、3.2.1 3.2.1 锁存器锁存器（1 1锁存器的概念锁存器的概念 若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器。（2 2工作过程工作过程 当当G=1G=1时，时，Q =DQ =D，电路接收输入数据；，电路接收输入数据； 即当使能信号到来不锁存数据时，输出即当使能信号到来不锁存数据时，输出 端的信号随输入信号变化；端的信号随输入信号变化；（3 3逻辑结构与功能表逻辑结构与功能表74LS37374LS373） 当当G=0G=0时，时，D D数据输入不影响电路的状态，电数据输入不影响电路的状态，电 路锁定原来的数据。路锁定原来的数据。（电位）3.2.2 3.2.2 寄

2、存器寄存器由若干个正沿由若干个正沿D D触发器构成的一次能存储多位触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫寄存器。二进制代码的时序逻辑电路，叫寄存器。（1 1寄存器的概念寄存器的概念（2 2寄存器的分类寄存器的分类寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器基本寄存器：具有接受、存放和输出数码的功能。基本寄存器：具有接受、存放和输出数码的功能。移位寄存器：不仅可以接受、存放和输出数码，移位寄存器：不仅可以接受、存放和输出数码， 还可以在时钟信号控制下，根据需要将寄存还可以在时钟信号控制下，根据需要将寄存 的数码向左移或者向右移。的数码向左移或者向右移。（3 3寄存器的逻辑

3、结构与功能表寄存器的逻辑结构与功能表74LS37474LS374）（脉冲） 两者都具有数据存储功能。两者都具有数据存储功能。 但锁存器是电位信号控制，通常应用在数据有效但锁存器是电位信号控制，通常应用在数据有效 滞后于控制信号有效的场合；滞后于控制信号有效的场合； 寄存器是同步时钟边沿信号控制，通常应用于数寄存器是同步时钟边沿信号控制，通常应用于数 据提前于控制信号，并要求同步操作的场合。据提前于控制信号，并要求同步操作的场合。（4 4寄存器与锁存器的区别寄存器与锁存器的区别（5 5寄存器与存储器的区别寄存器与存储器的区别 寄存器内存放的数码经常变更，要求存取速度寄存器内存放的数码经常变更，要

4、求存取速度 快，一般无法存放大量数据。快，一般无法存放大量数据。 存储器存放大量的数据，因此主要的要求是存存储器存放大量的数据，因此主要的要求是存 储容量。储容量。3.2.3 3.2.3 移位寄存器移位寄存器 向右移位的叫右移位寄存器，向左移位的叫向右移位的叫右移位寄存器，向左移位的叫左移位寄存器。具有右移、左移并行置数功能的左移位寄存器。具有右移、左移并行置数功能的寄存器叫做通用移位寄存器。寄存器叫做通用移位寄存器。（1 1移位寄存器的概念移位寄存器的概念 在时钟信号控制下，将所寄存的数据能够向在时钟信号控制下，将所寄存的数据能够向左或向右进行移位的寄存器叫做移位寄存器。左或向右进行移位的寄

5、存器叫做移位寄存器。（2 2右移位寄存器右移位寄存器 右移位寄存器的逻辑结构图右移位寄存器的逻辑结构图 右移位寄存器的功能描述右移位寄存器的功能描述 把左边一位触发器的输出端接到右边一把左边一位触发器的输出端接到右边一位触发器的输入端，进行串行连接，其连接位触发器的输入端，进行串行连接，其连接关系满足如下表达式：关系满足如下表达式： 所有时钟端连在一起，接在一个所有时钟端连在一起，接在一个CP同步同步脉冲信号源上。脉冲信号源上。 右移位寄存器的工作波形图右移位寄存器的工作波形图RD完成触发器完成触发器“清零清零的功能，低电平有效。的功能，低电平有效。10110100 10110100 0101

6、1010 00101100 0001011（3 3左移位寄存器左移位寄存器 左移位寄存器的逻辑结构图左移位寄存器的逻辑结构图 左移位寄存器的功能描述左移位寄存器的功能描述 把右边一位触发器的输出端接到左边一把右边一位触发器的输出端接到左边一位触发器的输入端，进行串行连接，其连接位触发器的输入端，进行串行连接，其连接关系满足如下表达式：关系满足如下表达式：所有时钟端接在同一个所有时钟端接在同一个CP同步脉冲信号源上。同步脉冲信号源上。 左移位寄存器的工作波形图左移位寄存器的工作波形图（4 4通用移位寄存器通用移位寄存器 通用移位寄存器的逻辑结构图通用移位寄存器的逻辑结构图74LS299）多路开关

7、MUX功能选择输入端输出控制端 通用移位寄存器的逻辑功能表通用移位寄存器的逻辑功能表具有清零、并行置数、坚持、左移、右移等功能。具有清零、并行置数、坚持、左移、右移等功能。 通用移位寄存器的功能描述通用移位寄存器的功能描述74LS194）VCC QA QB QC QDS1 S0CP16151413121110913456782QA QB QC QD CPS1S0RDLDCBARABCDDSR CRGND74LS194并行输入并行输入DSL右移右移串行串行输入输入左移左移串行串行输入输入工作方工作方式控制式控制011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向右移动

8、向右移动)左移左移(从从QD向左移动向左移动)并行置数并行置数 CRCPS1 S0功功 能能 74LS194功能表功能表 通用移位寄存器的四种工作方式通用移位寄存器的四种工作方式并行输入并行输出并行输入并行输出串行输入串行输出串行输入串行输出串行输入并行输出串行输入并行输出并行输入串行输出并行输入串行输出（1 1计数器的概念计数器的概念记忆输入脉冲的个数。用于定时、分频、产生节记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。拍脉冲及进行数字运算等等。（2 2计数器的分类计数器的分类构成计数器的核心元件是触发器。构成计数器的核心元件是触发器。 按功能分按功能分按进位基数分按进

9、位基数分按进位方式分按进位方式分加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器模为二进制计数器模为2r的计数器，的计数器，r为整数）为整数）十进制计数器十进制计数器任意进制计数器任意进制计数器同步计数器又称为并行计数器）同步计数器又称为并行计数器）异步计数器又称为串行计数器）异步计数器又称为串行计数器）电路中所有触发器的时钟都来自同一个时钟脉冲源，电路中所有触发器的时钟都来自同一个时钟脉冲源，即所有触发器的状态变化都与时钟脉冲同步。即所有触发器的状态变化都与时钟脉冲同步。1根据已知的逻辑电路图，写出激励方程和输根据已知的逻辑电路图，写出激励方程和输 出方程；出方程；2

10、由激励方程和触发器特征方程写出触发器的由激励方程和触发器特征方程写出触发器的 状态方程；状态方程；3作出状态转移表和状态图；作出状态转移表和状态图；4进一步分析其逻辑功能。进一步分析其逻辑功能。（1 1同步计数器：同步计数器：（2 2同步计数器的一般分析步骤如下：同步计数器的一般分析步骤如下：【例【例1 1】 分析下图所示的同步计数器。分析下图所示的同步计数器。【解】【解】 （1写出输出方程和激励方程：写出输出方程和激励方程：nnnQQQZ321nnQQJ213nnQQK213nQJ12nQK1211J11K 输出方程：输出方程：激励方程：激励方程：（2 2写出状态方程写出状态方程nnnnnn

11、nnnnQQQQQQQQKQJQ3231321333313nnnnnnnQQQQQKQJQ2121222212nnnnQQKQJQ1111111（3 3作状态作状态 转移表转移表PS（现态）（现态）NS（次态）（次态）输出输出Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z00000100010100010011001110001001010101110011011101110001（4 4作状态图作状态图111JK121nnniiiJKQ QQ111JK121nnniiiJKQ QQ 若是同步二进制减法器，则连接关系为：若是同步二进制减法器，则连接关系为：（5 5分析说明分析说明 根据状态

12、图，这个计数器是模根据状态图，这个计数器是模M=8的二进制加法的二进制加法器，计数循环从器，计数循环从000-111，共，共8个状态。当计满个状态。当计满8个数个数时时(状态状态7)，输出等于，输出等于1，相当于逢，相当于逢8进进1的进位输出。的进位输出。 同步二进制加法器的组成很有规律，若同步二进制加法器的组成很有规律，若JK触发器触发器的数目为的数目为k,模数为模数为M=2k，各级之间的连接关系为：，各级之间的连接关系为：【例【例2 2】 分析下图所示的同步计数器。分析下图所示的同步计数器。【解】【解】 （1 1写出激励函数：写出激励函数：即，该计数器由右移寄存器构成。即，该计数器由右移寄

13、存器构成。 若计数器中由若计数器中由 端引入反馈，称为扭环计数器。端引入反馈，称为扭环计数器。 2Q若计数器中由若计数器中由 端引入反馈，称为循环计数器。端引入反馈，称为循环计数器。 2Q故本例为由故本例为由3 3位右移寄存器构成的扭环计数器。位右移寄存器构成的扭环计数器。 1iiDQ01kDQ, ,连接方式为：连接方式为：（2 2通常通常K K位移位寄存器构成的扭环计数器，可以位移位寄存器构成的扭环计数器，可以 计计2K2K个数，即个数，即M=2KM=2K。故本例为模。故本例为模6 6计算器。计算器。 （3 3扭环计数器状态转移表扭环计数器状态转移表 CPPSNS输出/输入Q2Q1Q0Q2Q

14、1Q0=D0000000111001011120111111311111004110100051000000600000112Q（4 4扭环计数器波形图扭环计数器波形图 （5 5扭环计数器状态图扭环计数器状态图 电路中各触发器的时钟不是来自同一个时钟脉冲源。电路中各触发器的时钟不是来自同一个时钟脉冲源。1将时钟信号引入触发器的状态方程将时钟信号引入触发器的状态方程 ；（1 1异步计数器：异步计数器：（2 2异步计数器的一般分析步骤：异步计数器的一般分析步骤：分析方法与同步计数器类似，但要把时钟信号作分析方法与同步计数器类似，但要把时钟信号作为输入信号来处理。但应注意以下三点：为输入信号来处理。

15、但应注意以下三点：若是若是JK触发器，状态方程修改为：触发器，状态方程修改为：若是若是D触发器，状态方程修改为：触发器，状态方程修改为： 第一项表示：第一项表示：CP有效有效CP=1时触发时触发器按器按JK或或D触发器规律变化；触发器规律变化； 第二项表示：第二项表示：CP无效无效CP=0时触发时触发器维持原状态。器维持原状态。3从第一级开始写时钟表达式和触发器状态从第一级开始写时钟表达式和触发器状态 方程，直到最后一级。方程，直到最后一级。 在全部状态方程写在全部状态方程写 完后，再作出状态转移表和状态图。完后，再作出状态转移表和状态图。2确定各级触发器时钟信号的表达式确定各级触发器时钟信号

16、的表达式 ；若时钟取自触发器若时钟取自触发器 端，那么：端，那么：Q若时钟取自触发器若时钟取自触发器 端，那么端，那么Q)(ijCPQCPiij)(ijCPQCPiij 【例【例3 3】 分析下图所示的异步计数器。分析下图所示的异步计数器。【解】【解】 （1依次写出依次写出Q0Q3的时钟表达式、激励方程的时钟表达式、激励方程 和次态方程：和次态方程：CPQCPQKQJQnnnn)(1)(ijCPQCPiij依次写出依次写出Q0 - Q3的时钟表达式、激励方程和次态方程：的时钟表达式、激励方程和次态方程：根据根据JK触发器修改后的状态方程：触发器修改后的状态方程：以及时钟信号表达式：以及时钟信号

17、表达式：10CP10J10KnnnnnQCPQCPQKQJQ000000010)(nnQCPQCP0001nQJ3111KnnnnnnnnnQQQQQCPQCPQKQJQ01013111111111)(21110nnnCPQCPQ Q12J12KnnnnnnnnnnnQQQQQQQCPQCPQKQJQ0212012222222212)(nQCPCP013nnQQJ12313KnnnnnnnnnnQQQQQQCPQCPQKQJQ030123333333313)(触发器触发器Q0 ： 触发器触发器Q1 ：触发器触发器Q2 ：触发器触发器Q3 ：（2 2根据次态方程，作出状态转移表根据次态方程，作出

18、状态转移表 PS（现态）（现态）NS（次态）（次态）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 01 0 1 10 1 0 01 1 0 10 1 0 0 1 1 1 10 0 0 0nQ3nQ2nQ1nQ013nQ12nQ11nQ10nQ（3 3根据状态转移表，作出状态图根据状态

19、转移表，作出状态图 从状态图可以看出，这是一个从状态图可以看出，这是一个8421码十进码十进制异步计数器。制异步计数器。6个多余状态也可以进入个多余状态也可以进入计数循环，可以自启动。计数循环，可以自启动。（3 3中规模异步计数器中规模异步计数器（1 1几种常见的中规模计数器几种常见的中规模计数器（2 2中规模同步计数器中规模同步计数器（4 4中规模计数器的级联中规模计数器的级联（5 5用中规模计数器构成任意进制计数器用中规模计数器构成任意进制计数器型号型号模式模式预置预置清零清零工作频率工作频率74LS162A十进十进同步同步同步（低）同步（低）25 MHz74LS160A十进十进同步同步异

20、步（低）异步（低）25 MHz74LS168十进可逆十进可逆同步同步无无40 MHz74LS190十进可逆十进可逆异步异步无无20 MHz74ALS568十进可逆十进可逆同步同步同步（低）同步（低）20 MHz74LS163A4位二进位二进同步同步同步（低）同步（低）25 MHz74LS161A4位二进位二进同步同步异步（低）异步（低）25 MHz74ALS5614位二进位二进同步同步同步（低）同步（低）异步（低）异步（低）30 MHz74LS1934位二进可逆位二进可逆异步异步异步（高）异步（高）25 MHz74LS1914位二进可逆位二进可逆异步异步无无20 MHz74ALS5694位二进

21、可逆位二进可逆同步同步异步（低）异步（低）20 MHz74ALS8678位二进位二进同步同步同步同步115 MHz74ALS8698位二进位二进异步异步异步异步115 MHz（1 1几种常见的中规模计数器几种常见的中规模计数器（2 2中规模同步计数器中规模同步计数器1 1同步计数器特点：同步计数器特点：工作速度快，译码后输出波形好。工作速度快，译码后输出波形好。2 2同步计数器主要功能：同步计数器主要功能： 可逆计数可逆计数1/DU0/DU 加减控制方式：控制信号加减控制方式：控制信号 ，时加计数，时加计数，时减计数。，时减计数。CP_CP端输入时加计数，端输入时加计数，端输入时减计数。端输入

22、时减计数。 双时钟方式：外部时钟从双时钟方式：外部时钟从从从 可逆计数又称加减计数，实现可逆计数有以可逆计数又称加减计数，实现可逆计数有以下两种方式：下两种方式： 预置功能预置功能0LD0LD0LD所谓预置，就是控制端所谓预置，就是控制端时，使计数器时，使计数器同步预置方式：同步预置方式：即，即，QDQCQBQA=DCBA输入数据）。输入数据）。的状态变成设定的外部输入常数，的状态变成设定的外部输入常数，且下一个时钟有效边沿到来时完成预置。，且下一个时钟有效边沿到来时完成预置。异步预置方式：异步预置方式：时，立即预置数据送入各触发器，与时，立即预置数据送入各触发器，与CP无关。无关。 复位功能

23、复位功能 所谓复位，就是从复位端输入有效信号后，计数所谓复位，就是从复位端输入有效信号后，计数器恢复成初始状态全器恢复成初始状态全0或某个常数）。或某个常数）。同步复位方式：用复位信号与时钟信号同步复位方式：用复位信号与时钟信号CP配合完成。配合完成。异步复位方式：用复位信号直接完成，与异步复位方式：用复位信号直接完成，与CP无关。无关。 时钟边沿选择时钟边沿选择 同步计数器一般用上升沿触发，异步计数器一般用下降沿触发。有的同步计数器有两个时钟输入端，既可用上升沿触发，也可用下降沿触发。 其它功能其它功能 计数器满模值时，产生一个进位输出计数器满模值时，产生一个进位输出CO信号或信号或借位输出

24、借位输出BO信号，作为标志信号或进位功能扩展。信号，作为标志信号或进位功能扩展。 计数控制输入端计数控制输入端P、T），用来控制计数器是），用来控制计数器是否计数。多片计数器级联时，可控制各级计数器的否计数。多片计数器级联时，可控制各级计数器的工作。工作。【例【例4】分析】分析74LS163同步二进制计数器。同步二进制计数器。 图图(a)是它的逻辑电路图，图是它的逻辑电路图，图(b)是逻辑波形图，是逻辑波形图， 表是功能表。表是功能表。 74LS16374LS163功能表功能表 清除PTCPD C B AQD QC QB QA0111001101 d c b a 0 0 0 0 保持原状态d

25、c b a 计数LD【解】【解】根据逻辑图、波形图、功能表分析，根据逻辑图、波形图、功能表分析，74LS163具有具有如下功能：如下功能： 是同步是同步4位二进制加法计数器，位二进制加法计数器，M=16，CP上升沿触发。上升沿触发。 同步清除，清除信号的低电平将在下一个同步清除，清除信号的低电平将在下一个CP上升沿配上升沿配合下把四个触发器的输出置为低电平。合下把四个触发器的输出置为低电平。 CO为进位输出，可用来级联成为进位输出，可用来级联成n位同步计数器。位同步计数器。该进位在输出该进位在输出“DCBA为为“1111时产生。时产生。 同步预置方式：当同步预置方式：当LD = 0时，在时，在

26、CP作用下，计数器作用下，计数器 可并行打入预置数据可并行打入预置数据. 当当LD = 1时，使能输入时，使能输入PT同时为高电平，在同时为高电平，在CP作用作用 下，进行正常计数。下，进行正常计数。 PT任一为低时，计数器处于保任一为低时，计数器处于保 持状态。持状态。（3 3中规模异步计数器中规模异步计数器 下图是异步计数器下图是异步计数器74LS90的逻辑电路图，它包含的逻辑电路图，它包含M=2和和M=5两个独立计数器。其中两个独立计数器。其中CP1、CP2为时钟输为时钟输入端，入端，R01、R02和和R91、R92是两组复位输入端，但是是两组复位输入端，但是没有预置端。没有预置端。 7

27、4LS90的结构框架图的结构框架图 CP2输入时钟，输入时钟，QD输出接输出接CP1，实现，实现5421码十进码十进 制计数器，即当模制计数器，即当模5计数器由计数器由100-000时，时，QD产产 生一个时钟，使生一个时钟，使QA改变状态。改变状态。 CP1=0，CP2输入时钟，输入时钟，QDQCQB输出，实现模输出，实现模5 计数器。计数器。 CP1输入时钟，输入时钟，QA输出接输出接CP2，实现，实现8421码十进制码十进制 计数器。计数器。【解】【解】从逻辑图看出，计数器具有如下功能：从逻辑图看出，计数器具有如下功能： R91R92=0，R01R02=1时，计数器置全时，计数器置全0。

28、 R01R02=0，R91R92=1时，计数器置为时，计数器置为9， 即即QDQCQBQA=1001。 CP2=0，CP1输入时钟，输入时钟，QA输出，实现模输出，实现模2计数器。计数器。 74LS90异步计数器功能表异步计数器功能表R01 R02R91 R92CP1 CP2QD QC QB QA说明说明 1 1 1 1 0 0 0 0 0 0 0 0 0 0异步置0异步置0 0 0 1 1 1 1 1 0 0 1 1 0 0 1异步置9异步置9 0 0 0二进计数由QA输出 0 0 0 五进计数由QDQCQB输出 0 0 QA8421码十进计数QDQCQBQA输出 0 0 QD 5421码十

29、进计数QAQDQCQB输出（4 4中规模计数器的级联中规模计数器的级联 同步级联同步级联 同步级联方式的要点如下：同步级联方式的要点如下： 外加时钟外加时钟CP同时接各片计数器的时钟输入同时接各片计数器的时钟输入 端。使各片同时工作。端。使各片同时工作。 进位信号采用串行传送时用前级计数器的进位信号采用串行传送时用前级计数器的 进位输出进位输出CO来控制后级计数器的计数控制来控制后级计数器的计数控制 输入端输入端CTP+CTT）。只有）。只有CTP+CTT=0时时 才能计数。才能计数。 CTP和和CTT都用来控制计数，但都用来控制计数，但CTT还能控还能控 制进位的产生，因此在进位采用并行传送

30、制进位的产生，因此在进位采用并行传送 时，要求其单独接地。时，要求其单独接地。 为了实现高速，要求进位信号必须并行传送，为了实现高速，要求进位信号必须并行传送，为此需要外加或门，另外为此需要外加或门，另外CTT端单独接地。见图端单独接地。见图所示。所示。 【例【例3】请采用】请采用74LS169设计一个以设计一个以 216为模的高速计数器。为模的高速计数器。【解】【解】 74LS169是模是模16的同步二进制计数器，要实现的同步二进制计数器，要实现216为模的计数器，需要为模的计数器，需要4片片74LS169。 异步级联异步级联 异步级联方式的特点是：用前级计数器的输异步级联方式的特点是：用前

31、级计数器的输出作为后级计数器的时钟信号。如下图，用两出作为后级计数器的时钟信号。如下图，用两片片74LS192构成构成M=100的计数器。的计数器。 74LS192是双时钟方式的十进制可逆计数器。是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，为加计数时钟输入端，CPD为减计数时为减计数时 钟输入端。钟输入端。 LD为预置输入控制端，异步预置。为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。为复位输入端，高电平有效，异步清除。 CO为进位输出：为进位输出：1001状态后，负脉冲输出。状态后，负脉冲输出。 BO为借位输出：为借位输出：0000状态后，负脉冲输出。

32、状态后，负脉冲输出。要点说明：要点说明：（5 5用中规模计数器构成任意进制计数器用中规模计数器构成任意进制计数器方法：状态跳越法方法：状态跳越法复位法和预置法复位法和预置法 S0 S1 S2 S3S M-1 SMSN-2SN-1复位法复位法 S0 S1 Si Sm Sk预置法预置法Sk-1基本思想：计数器从某个预置状态开始计数，基本思想：计数器从某个预置状态开始计数，到达满足到达满足M的终止状态时，产生预置控制信号，的终止状态时，产生预置控制信号，加载到预置端加载到预置端LD，将外部输入的预置信号值打，将外部输入的预置信号值打入计数器。然后重复进行。入计数器。然后重复进行。 预置法预置法 同步

33、预置方式 加计数 预置值=N-M 减计数 预置值=M-1 其中N为原来计数器的模值，M为现在要求 实现的模值。 异步预置方式 加计数 预置值=N-M-1 减计数 预置值=M 74LS192原来的模值为原来的模值为N=10，预置控制为异步，预置控制为异步方式，现用加计数预置值方式，现用加计数预置值=N-M-1=3。【例【例4】将】将74LS192十进制可逆计数器改造成十进制可逆计数器改造成M=6 的计数器。的计数器。 【解】【解】基本思想：计数器从某个状态开始计数，到达基本思想：计数器从某个状态开始计数，到达满足满足M的终止状态时，产生一个复位信号，加载的终止状态时，产生一个复位信号，加载到计数

34、器的复位输入端，使计数器恢复到初始状到计数器的复位输入端，使计数器恢复到初始状态。然后重复进行。复位法的先决条件是计数器态。然后重复进行。复位法的先决条件是计数器必须有复位输入端。必须有复位输入端。 复位法复位法 使用中规模同步计数器 以74LS163为例，它是模16的计数器，采用同步清除，且只有一个复位端。现要求构造一个M=12的计数器，因此必须外加门电路来检测终止状态。我们采用复0法，由于是同步清除，计数器的状态见图所示。外加的门电路一旦检测出计数器状态QDQCQBQA=1011时，产生一个负电位，并在CP上升沿到来时将计数器清0。 使用中规模异步计数器 以74LS90异步计数器为例，它由模2和模5计数器组成，有R01R02和R91R92两组复位输入端，采用异步复位方式。 现要求用74LS90构成M=6的计数器，我们采用复0法，不需要外加门逻辑，其逻辑连接和状态转换见图所示。 将输入时钟经过一定的分频后送到各路输出将输入时钟经过一定的分频后送到各路输出的逻辑电路，称为脉冲分配器。它常用来产生的逻辑电路，称为脉冲分配器。它常用来产生各种定时信号，因此又叫时序脉冲发生器。各种定时信号，因此又叫时序脉冲发生器。 （1 1脉冲分配器脉冲分配器图图a所示为脉