一种新型全集成CMOS 低噪声放大器优化设计方法

1、第5卷 第1期2010年1月 中国科技论文在线 Sciencepaper Online 47一种新型全集成CMOS低噪声放大器优化设计方法黄晓华，王先锋，陈抗生，周金芳（浙江大学信息与电子工程学系电子信息技术与系统研究所，杭州 310027）摘 要：提出一种以几何规划作为全局搜索算法的全集成低噪声放大器优化方法。在优化过程中，将功耗、输入匹配、器件尺寸等性能参数表示为约束条件，将片上电感寄生电阻噪声和晶体管噪声表示为优化目标，从而将复杂的全集成LNA优化问题转化为一个能够进行高效求解的几何规划问题。版图后仿真结果表明，在2.4 GHz工作频率下，低噪放的功耗为4.8 mW，正向增益S21可达1

2、7.4 dB，反射参数S11、S22均小于-20 dB，三阶互调点IIP3为-4.2 dBm，噪声系数NF仅为2.0 dB。关键词：全集成；CMOS低噪声放大器；输入匹配；功耗约束；噪声优化中图分类号：TN722.3 文献标志码：A 文章编号：16737180(2010)0100475A novel design optimization method of fully integratedCMOS low noise amplifierHuang Xiaohua，Wang Xianfeng，Chen Kangshen，Zhou Jinfang(Research Institute of El

3、ectronic Information Technology and System, Department of Information and ElectronicEngineering, Zhejiang University, Hangzhou 310027, China)Abstract: A geometric programming (GP)-based global optimization method of fully integrated CMOS low noise amplifier (LNA) is presented. By setting the circuit

4、 components and performance specifications of LNA as design constraints, transistor noise and parasitic resistance noise in the integrated gate inductor as optimization objective, the complicated design problem was formulated as a geometric programming problem. The results of the post-layout simulat

5、ion showed that the 2.4 GHz LNA, based on CMOS technology, consumed a low DC power of 4.8 mW, noise figure of 2.0 dB, power gain S21 of 17.4 dB, S11, S22 below -20 dB, and input third-order intermodulation product of -4.2 dBm.Key words: fully integrated；CMOS low noise amplifier；input matching；power

6、dissipation constrained；noise optimization射频接收机前端的第一个有源电路，它的噪声系数、功耗、增益、输入匹配、线性度等指标对整个无线通信系统的性能起着重要的作用，其中LNA的噪声系数几乎决定了整个接收机的噪声性能。在片上系统(system on chip，SOC)中，高性能的0 引 言 现代无线通讯设备不断地朝着低成本、低功耗、高集成度方向发展，使得基于CMOS工艺的射频集成电路设计成为近年来的研究热点。低噪声放大器(LNA)是收稿时间：2009-12-02基金项目：高等学校博士学科点专项科研基金(20060335065)作者简介：黄晓华(1986 )

7、，男，硕士研究生，主要研究方向：射频集成电路通信联系人：周金芳，副教授，主要研究方向：射频集成电路，zhoujf48中国科技论文在线 Sciencepaper Online第5卷 第1期 2010年1月全集成LNA设计一直是个难点。迄今为止，有很多文献致力于全集成LNA的噪声优化。由于LNA结构复杂，大部分文献在分析电路的噪声时，往往专注于晶体管噪声的优化1-4，而忽略了对电感寄生电阻噪声的分析。因为片上电感的品质因数都比较低，由电感寄生电阻带来的噪声很有可能远远超过晶体管的噪声。本文在对全集成LNA的噪声进行分析和优化时，考虑了片上电感寄生电阻的影响，能够实现对晶体管和电感寄生电阻总体噪声的

8、最优化设计。因为低噪声放大器的设计参数多，彼此之间关系复杂，用一般的方法很难对它的性能进行优化。本文将几何规划(geometric programming，GP)5方法应用到LNA的优化设计中，提出了一种功耗约束下的全集成LNA优化设计方法1 几何规划方法几何规划由数学家R.J达芬和E.L彼得森等于1961年在研究工程费用最小化问题的时候提出，是非线性最优化中最有效的方法之一。几何规划本质上是凸优化6，其目标函数和约束条件均由正多项式构成，利用其对偶性的特点，把非线性问题的求解转化为具有线性约束的优化问题，使得求解大为简化。GP求解收敛速度快，解的过程和初始点无关，所求解必为全局最优解，可以用

9、来实现具有特定约束条件的电路参数自动生成。令X=(x1, x2, xn)为由n个正实数组成的向量，则称形如kf(xa1ja2janj1,.,xn)=cjx1x2.xnj=1的函数f(X)为正多项式函数。其中cj>0，aijR。当k=1时，称f(X)为正单项式函数。GP问题的形式为 目标：最小化f0(X) 约束：fi(X)1, i=1, , q； gi(X)=1, i=1, , r。(1)其中，X=(x1, x2, xn)为正实数向量；fi是正多项式函数；gi是单项式函数；q和r分别为对应约束项的个数。由于正多项式对于加法、乘法、除法是封闭的，可以利用这些性质通过移项变换将实际情况下的复杂

10、约束条件转化成需要的形式7。2 全集成LNA优化模型基于CMOS工艺的窄带低噪声放大器一般采用共源共栅源级电感负反馈(cascode source inductive degeneration，CSID)结构8，如图1所示。其中跨导管M1源级接负反馈电感Ls以实现输入阻抗匹配，栅极接电感Lg，栅源接电容Cex调整LNA电路的谐振频点，Lo、Co1 、Co2共同决定电路的输出阻抗。fF图1 共源共栅源级电感负反馈LNA原理图 Fig. 1 Diagrammatic layout of the negative feedback LNA2.1 输入阻抗匹配在射频接收机中，低噪声放大器的前一级电路通

11、常是滤波器，因此低噪声放大器需要具有一个特定的输入阻抗（如50 ）和前一级电路匹配，以充分发挥滤波器的性能。CSID-LNA（见图1）的小信号模型如图2所示，其中r为栅电感Lg的寄生电阻。图2 CSID-LNA小信号等效电路模型Fig. 2 Small-signal equivalent circuit model of CSID-LNA可以计算LNA的输入阻抗为ZgL1in=r+C+j(0Lt(2) t0Ct其中，Lt=Lg+Ls，Ct=Cgs+Cex，Cgs=2/3×CoxWL 8。为了实现输入阻抗匹配，需要满足gmLs/Ct=kRs, (3)02LtCt=1。(4) 其中，k=

12、1-r/Rs。电路的输出匹配可以通过对Lo、Co1、Co2的调整很容易地实现。第5卷 第1期 2010年1月一种新型全集成CMOS低噪声放大器优化设计方法492.2 直流功耗约束在移动终端中，功耗也是一个重要的性能指标，因此在求解LNA的优化问题时，对功耗进行了约束。LNA的功耗主要由直流功耗决定，其值为Pw=IdVdd。对于确定的Vdd，主要是对Id进行约束和优化。晶体管M1工作在饱和区时，LNA偏置电流为I1W2d=2AeffCoxV (5) bLod。其中，Ab是体效应系数，在简化模型中，可以近似取1；µeff是有效电子迁移率，Vod是晶体管M1的过驱动电压。 2.3 片上电感

13、模型本文的全集成LNA设计采用中芯国际(SMIC) 0.18 m CMOS工艺库，其中电感采用的是片上螺旋电感。图3是工艺厂家提供的电感二端口模型示意图。图4是一个7 nH的片上螺旋电感的品质因数仿真图，其仿真模型和参数均由工艺厂家提供。Por1Port2图3 片上螺旋电感的二端口模型Fig. 3 Two ports model of the spiral inductive on chip图4 片上螺旋电感品质因数仿真结果 Fig. 4 Simulation result of the Q factor ofthe spiral inductive on chip由于LNA电路结构复杂，大部

14、分的文献在对电路的噪声进行分析和优化时，往往专注于晶体管噪声的优化，而忽略了电感寄生电阻噪声的影响。然而，在CISD-LNA电路中，栅电感Lg通常是一个较大的值，而片上电感的Q值往往较小，仅仅对晶体管噪声进行优化将得不到噪声综合的最优化结果。在LNA电路的工作频率fo远远小于电感的自谐振频率fT时，电感的等效寄生电阻r表示为8r=oLg/Qind。 (6) 2.4 全集成LNA噪声分析CSID-LNA的噪声分析小信号电路图如图5所示。图5 CSID-LNA噪声分析小信号模型Fig. 5 Small-signal equivalent circuit model of the CSID-LNAs

15、noisy analysis这个主要存在4个噪声源：信号源内阻热噪声vs2；栅电感Lg寄生电阻热噪声v；栅感应噪声i2r2g；沟道热噪声i2d。噪声系数是输出噪声总功率与由源内阻热噪声引起的输出噪声功率的比值，表示为NF=i2s,2o+ir,o+ig,o+id,o/i2s,o。(7) 根据图5的小信号等效电路图，可以得到LNA电路的噪声系数为NrF=1+aQ2W3/2+aW3/2 (8) R+bQ2W1/2s4。其中，r为栅电感Lg等效寄生电阻；W为晶体管M1的栅宽；a、b是与电路的偏置电流及工作频率有关的系数，文献9给出了这些系数的推导结果；Q定义为Q=1/(2Rs0Ct)。(9) 3 全集

16、成LNA优化问题及求解由于所有电路性能参数表达式都已经是正多项式，功耗约束下的全集成LNA的噪声优化问题可以写成如下的GP形式：目标：最小化噪声系数NF约束：gmLs/(kRsCt)=1， (10a) 02LtCt=1， (10b) effCoxVod2W/(2LAbId)=1， (10c) Id/Imax1， (10d) 0Lg/(rQind)=1， (10e) Lg/Lt1， (10f)50中国科技论文在线 Sciencepaper Online第5卷 第1期 2010年1月2CoxLW/(3Cgs)=1， (10g) Cgs/Ct1， (10h) 2f0/0=1， (10i) Wmin/

17、W1。 (10j) 其中，(10ab)是输入阻抗匹配约束；(10cd)是直流功耗约束；(10ef)是电感约束；(10gh)是电容约束；(10ij)是工作频率和栅宽尺寸约束。以最小化噪声系数（见式(8)）为优化目标，其中包括了片上螺旋电感寄生电阻噪声。只要输入相应的工作频率、功耗及其他约束，便可以很快得到该功耗约束下实现电路最佳噪声所需要的电路参数。GP求解器为美国斯坦福大学的Almir Mutapcic等开发的matlab程序包5。表1所示为工作频率2.4 GHz，0.18 m CMOS工艺，4 mA电流约束（偏置电压Vdd为1.2 V）的GP优化结果，其中电感的品质因数根据工艺厂家提供的模型

18、和参数取为7。表1 2.4 GHz LNA约束及优化结果Table 1 Restraint of the 2.4 GHz LNA and the optimize result 参数 设计约束 GP优化结果 工作频率f 2.4 GHz 2.4 GHz MOS管长L 0.18 µm 0.18 µm 品质因数Qind 77 偏置电流Id 4 mA 4 mA MOS管宽W 0.5 µm 144.64 µm 栅极电感Lg 0.01 nH 6.794 nH 源级电感Ls 0.01 nH 0.895 nH 栅源电容Cex0.01 pF0.424 pF 噪声系数NF

19、-1.847 dB4 版图及后仿真结果为了验证以上的优化结果，采用中芯国际(SMIC) 0.18 m CMOS 工艺设计了一个工作在2.4 GHz的LNA，版图的设计和验证是在Cadence系列软件中完成的，版图后仿结果是在完成版图验证和走线的寄生参数提取（提取工具为Assura，对走线的寄生R、L、C进行了提取）之后的Cadence Spectre仿真结果。LNA的参数取表1的GP优化结果，并考虑了版图的寄生效应进行了微调。最终各元件的参数为：偏置电压Vdd=1.2 V，偏置电流Id=4 mA，M1管和M2管的栅宽W1=W2=9 m×16，栅级电感Lg=6.9 nH，源级电感Ls=

20、0.95 nH，栅源电容Cex=420 fF，输出匹配电路和偏置电路的参数已在图1中标注。图6是电路版图，芯片面积为0.8mm×0.9 mm。其S参数的版图后仿真结果如图7所示。在2.4 GHz工作频率时输入反射系数S11和S22均小于-20 dB，正向增益S21为17.4 dB。图62.4 GHz全集成LNA版图Fig. 6 Post-layout of the fully integrated LNA of 2.4 GHz图7 2.4 GHz全集成LNA的S参数版图后仿真结果 Fig. 7 The simulation results of the S-parameter of

21、the fullyintegrated LNA图8 2.4 GHz全集成LNA噪声系数版图后仿真结果 Fig. 8 Simulation results of the noise coefficient of thefully integrated LNA第5卷 第1期 2010年1月一种新型全集成CMOS低噪声放大器优化设计方法51噪声系数的版图后仿真结果如图8所示。在频率为2.4 GHz时，噪声系数为2.02 dB，其结果比第3节GP优化值恶化了0.16 dB，主要来自于输出匹配电路、源级电感Ls寄生电阻以及互连线寄生电阻的影响。表2给出了近期公开发表的全集成 CMOS LNA的设计结果（

22、均为版图后仿真结果）。可以看到，根据本文提出的优化方法设计的全集成LNA具有更低的功耗和更优的噪声性能。表2 LNA性能结果比较Table 2 Comparison of the LNAs performance results参数频率/GHzS11/dBS21/dB IIP3/dBm NF/dB功耗/mW工艺/µm 0.18本文 2.4 22 17.4 4.2 2.02 4.8 0.18 文献1 2.4 文献2 2.4 文献3 2.4 文献4 5.216.8 239.1 3.8 1311 13.3 3 2.6 11 0.25 24.1 14.6 1.3 3.7 12.2 0.18

23、10 113.25 11.9 0.255 结 论本文提出一种以几何规划作为全局搜索算法的全集成低噪声放大器优化方法。该优化过程通过几何规划低噪放的功耗为4.8 mW，正向增益S21可达17.4 dB，反射参数S11、S22均小于20 dB，三阶互调点IIP35得到的版图后仿真结果表明，在2.4 GHz工作频率下，6 7为4.2 dBm，噪声系数NF仅为2.0 dB。参考文献(References)1 Luo Z, Rustagi S. A 1V, 2.4GHz fully integrated LNA using 0.18umCMOS technology C/ ASIC 2003. Proc

24、eedings 5th International Conderence. 2003: 1062- 1065.2 Chih H T, Ying Z H, Chin F C. An accurate design of fully integrated2.4GHz CMOS cascode LNA C/ 2005 IEEE VLSI-TSA International Symposium. 2005: 169-172.3 Wang C C, Jian G M. Design of a fully integrated switchabletransistor CMOS LNA for 2.1/2

25、.4 GHz application C/ 2006 Proceedings of the 1st European Microwave Integrated Circuits Conderence. 2006: 133-136.4 Ruey L W, Huang W C, Jian S L. A fully integrated 5.2 GHz8910inductively degenerated low noise amplifier C/ 2004 IEEE Asia-Pacific Conference on Circuits and Systems. 2004: 285-288. Boyd S, Kim S J, Vandenberghe L, et al. A tutorial on geometric programming EB/OL. 2005-12-26. / boyd.html.Boyd S, Vandenberghe L. Convex optimi