集成电路设计技术与工具第11章_第1页
集成电路设计技术与工具第11章_第2页
集成电路设计技术与工具第11章_第3页
集成电路设计技术与工具第11章_第4页
集成电路设计技术与工具第11章_第5页
已阅读5页,还剩35页未读, 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、集成电路设计技术与工具集成电路设计技术与工具 第第11章章 集成电路封装集成电路封装 内容提要内容提要v11.1 引言引言v11.2 集成电路封装技术基础集成电路封装技术基础 v11.3 封装特性分析封装特性分析 v11.4 集成电路多芯片组件(集成电路多芯片组件(MCM)封装技术)封装技术v11.5 集成电路测试板的设计集成电路测试板的设计 v11.6 本章小结本章小结11.1 引引 言言 集成电路封装是采用一定的材料以集成电路封装是采用一定的材料以一定的形式将集成电路芯片组装起来,一定的形式将集成电路芯片组装起来,以相对独立、自身完整、易于操作的形以相对独立、自身完整、易于操作的形式进入系

2、统应用式进入系统应用。 11.1 引引 言(续)言(续)v芯片封装设计除了要考虑成本、物理、化学、机械学、芯片封装设计除了要考虑成本、物理、化学、机械学、装配和可生产性因素外,还需要考虑信号完整性、热装配和可生产性因素外,还需要考虑信号完整性、热特性和可靠性等问题特性和可靠性等问题 。v本章主要内容包括本章主要内容包括: 1)集成电路封装的基础知识。)集成电路封装的基础知识。 2)封装热分析和信号完整性分析的基本概念和方法。)封装热分析和信号完整性分析的基本概念和方法。 3)介绍一个多芯片封装设计实例。)介绍一个多芯片封装设计实例。 4)介绍集成电路系统应用的)介绍集成电路系统应用的PCB(P

3、rinted Circuit Board)测试板设计。)测试板设计。11.2 集成电路封装技术基础集成电路封装技术基础 v对集成电路起机械支撑和保护作用。对集成电路起机械支撑和保护作用。v对集成电路起着信号传输和电源分配的作用。对集成电路起着信号传输和电源分配的作用。v对集成电路起着散热的作用。对集成电路起着散热的作用。v对集成电路起着环境保护的作用。对集成电路起着环境保护的作用。一、集成电路封装的作用一、集成电路封装的作用 二、集成电路封装的内容和工艺流程二、集成电路封装的内容和工艺流程 v进行集成电路封装结构设计、工艺设计、电设计、进行集成电路封装结构设计、工艺设计、电设计、热设计和可靠性

4、设计。热设计和可靠性设计。v提高封装结构的通用化、标准化。提高封装结构的通用化、标准化。v研制开发新工艺、新设备和新技术,提高封装工艺研制开发新工艺、新设备和新技术,提高封装工艺水平和质量,同时努力降低封装成本。水平和质量,同时努力降低封装成本。v进一步采用低介电系数、高导热、高机械强度等性进一步采用低介电系数、高导热、高机械强度等性能优越的新型有机、无机和金属材料。能优越的新型有机、无机和金属材料。v完善和改进集成电路封装的检验手段,加强工艺监完善和改进集成电路封装的检验手段,加强工艺监测和质量控制。测和质量控制。 二、集成电路封装的内容和工艺流程(续)二、集成电路封装的内容和工艺流程(续)

5、划 片分 类管 芯 键 合引 线 绑 定密 封管 壳 焊 封型 模测 试工 序晶 圆加 工 好 的 焊 料聚 合 物 粘 结 剂 A l 丝A u 丝保 形 的 涂 敷 材 料加 工 好 的 金 属聚 合 物 密 封 剂塑 模 化 合 物引 线 框 架陶 瓷 管 壳管 帽部 件材 料三、常用集成电路封装形式三、常用集成电路封装形式 v(1)DIP (Dual In-line Package)双列直)双列直插式封装插式封装 侧视图 正视图 顶视图 v(2)SOP(Small Outline Package)小外)小外形封装形封装三、常用集成电路封装形式(续)三、常用集成电路封装形式(续)SOP封

6、装外形图本体长度 本体宽度 v(3)QFP(Quad Flat Package)四边引脚)四边引脚扁平封装扁平封装 三、常用集成电路封装形式(续)三、常用集成电路封装形式(续)QFP封装结构 QFP按其封装材料、外形结构及引脚节距可分为: A塑(塑(Plastic)封)封 QFP(PQFP) B薄(薄(Thin)型)型QFP(TQFP)C窄(窄(Fine)节距)节距QFP(FQFP)v(4)QFN(Quad Flat Non-Leaded Package)四边无引脚扁平封装)四边无引脚扁平封装 三、常用集成电路封装形式(续)三、常用集成电路封装形式(续)QFN封装结构 v考虑用户适用、低成本和

7、高可靠性等问题,考虑用户适用、低成本和高可靠性等问题,集成电路封装需要考虑以下几个问题:集成电路封装需要考虑以下几个问题: 1)划片槽与焊盘)划片槽与焊盘 四、四、集成电路设计中的封装考虑集成电路设计中的封装考虑 L1L1L1L1L4L3L2L1L1L1L1L4L3L1L1L1L1L4L3L2 2)高速芯片封装)高速芯片封装 四、集成电路设计中的封装考虑(续)四、集成电路设计中的封装考虑(续) 3)芯片散热问题)芯片散热问题 集成电路芯片工作时会发热,在选择封集成电路芯片工作时会发热,在选择封装时要考虑芯片的散热问题,采用热传导性装时要考虑芯片的散热问题,采用热传导性能较好的封装材料。发热量较

8、大的芯片要考能较好的封装材料。发热量较大的芯片要考虑带散热装置(如金属散热器等)的封装。虑带散热装置(如金属散热器等)的封装。四、集成电路设计中的封装考虑(续)四、集成电路设计中的封装考虑(续) 11.3 封装特性分析封装特性分析 随着芯片功率的不断增加和封装体积的不断减少,随着芯片功率的不断增加和封装体积的不断减少,电子元件的功耗和发热率迅速增加,致使元器件的散电子元件的功耗和发热率迅速增加,致使元器件的散热问题成为阻碍电子技术继续向前发展的一个至关重热问题成为阻碍电子技术继续向前发展的一个至关重要的问题,过高的温度会导致集成电路和封装失效。要的问题,过高的温度会导致集成电路和封装失效。据研

9、究表明,电子器件的可靠性不高的主要原因之一据研究表明,电子器件的可靠性不高的主要原因之一是热设计不合理。是热设计不合理。 一、热分析一、热分析一、热分析一、热分析(续续) 一般认为,温度每升高一般认为,温度每升高10,失效率也增,失效率也增加一倍,由阿伦尼斯经验方程得出电子元器件加一倍,由阿伦尼斯经验方程得出电子元器件失效时间与温度的关系式失效时间与温度的关系式: 元器件的失效率与其结温成指数关系,性元器件的失效率与其结温成指数关系,性能则随结温升高而降低。能则随结温升高而降低。)11(exp21ba21TTKEttAT一、热分析一、热分析(续续) 集成电路封装的热设计主要包括对芯片、集成电路

10、封装的热设计主要包括对芯片、封装及其冷却系统进行热分析,通过计算、模封装及其冷却系统进行热分析,通过计算、模拟和测量获得芯片温度场分布及其极值点,反拟和测量获得芯片温度场分布及其极值点,反馈至布局布线和热设计过程中,提供具体的改馈至布局布线和热设计过程中,提供具体的改进方案,形成一种设计、分析、再设计、再分进方案,形成一种设计、分析、再设计、再分析的设计流程,最终使封装的热稳定性得以改析的设计流程,最终使封装的热稳定性得以改善。善。 目前热分析所采用的方法主要有实验分析目前热分析所采用的方法主要有实验分析法和数学分析法。法和数学分析法。一、热分析一、热分析(续续)1)实验分析法)实验分析法 实

11、验分析法通常是根据红外热像仪等分析实验分析法通常是根据红外热像仪等分析仪器直接测量实际样品的表面温度,从而得出仪器直接测量实际样品的表面温度,从而得出封装热阻来评价封装的热性能。封装热阻来评价封装的热性能。 该方法通常只能确定封装表面和内部有限该方法通常只能确定封装表面和内部有限个点的温度,难以探测器件内部(尤其是芯片个点的温度,难以探测器件内部(尤其是芯片内部)的温度,对复杂的三维热场分布问题适内部)的温度,对复杂的三维热场分布问题适应性较差,而且是在样品完成后进行,这样使应性较差,而且是在样品完成后进行,这样使得整个分析过程周期长,同时对测量设备要求得整个分析过程周期长,同时对测量设备要求

12、较高并且具有破坏性、费用高。较高并且具有破坏性、费用高。 一、热分析一、热分析(续续)2)数学分析法)数学分析法 数学分析法是依据封装设计的物理参数和性能要求,建立数学分析法是依据封装设计的物理参数和性能要求,建立基于物理原型的热分析模型,并借助计算机,利用有限元等方基于物理原型的热分析模型,并借助计算机,利用有限元等方法对热分析模型进行分析和求解,预估产品的热性能。下面为法对热分析模型进行分析和求解,预估产品的热性能。下面为利用利用AutoTherm软件进行一种六芯片软件进行一种六芯片MCM热分析的仿真示意热分析的仿真示意图。图。 二、二、信号完整性分析信号完整性分析 信号完整性(信号完整性

13、(SI:Signal Integrity)是指信号通)是指信号通过信号线传输后仍保持其正确的功能特性而未受到损过信号线传输后仍保持其正确的功能特性而未受到损伤的一种特性,并且未受到损害的信号在电路中能以伤的一种特性,并且未受到损害的信号在电路中能以正确的时序和电压作出响应。正确的时序和电压作出响应。 集成电路封装除了要满足基本的电气连接功能外,集成电路封装除了要满足基本的电气连接功能外,还要能够解决因集成电路芯片技术的发展而提出的高还要能够解决因集成电路芯片技术的发展而提出的高频频/高速以及引脚数目增加而造成的信号完整性问题。高速以及引脚数目增加而造成的信号完整性问题。 所需考虑的因素包括:延

14、时(所需考虑的因素包括:延时(delay)、衰减)、衰减(attenuation)、畸变()、畸变(distortion)、反射)、反射(reflection)和串扰()和串扰(crosstalk)等互连效应。)等互连效应。 二、信号完整性分析二、信号完整性分析 (续续) 1)延时)延时 延时是指信号从发送端发出到达接收端时存在一延时是指信号从发送端发出到达接收端时存在一个传输延迟,信号的延时会对系统的时序产生影响,个传输延迟,信号的延时会对系统的时序产生影响,它主要与信号线的长度以及周围介质的介电常数有关。它主要与信号线的长度以及周围介质的介电常数有关。 2)反射)反射 当信号线的特征阻抗与

15、负载阻抗不匹配时,信号当信号线的特征阻抗与负载阻抗不匹配时,信号到达接收端后有一部分能量将沿着传输线反射回去,到达接收端后有一部分能量将沿着传输线反射回去,使信号波形发生畸变,甚至出现信号的过冲和下冲。使信号波形发生畸变,甚至出现信号的过冲和下冲。信号在信号线上的来回反射,时域就表现为信号波形信号在信号线上的来回反射,时域就表现为信号波形的振铃和环绕振荡。的振铃和环绕振荡。 二、信号完整性分析(续)二、信号完整性分析(续) 3)串扰)串扰 由于相邻信号线之间存在耦合电容和互感,当一由于相邻信号线之间存在耦合电容和互感,当一条信号线上的信号发生变化时,会影响到相邻信号线条信号线上的信号发生变化时

16、,会影响到相邻信号线的信号,即串扰。的信号,即串扰。 4)同步开关噪声)同步开关噪声 由于大规模集成电路中有大量的驱动器(如总线由于大规模集成电路中有大量的驱动器(如总线驱动单元),在某一瞬间可能有几十甚至上百个驱动单元),在某一瞬间可能有几十甚至上百个CMOS同步切换状态,形成的较大瞬变电流将通过非同步切换状态,形成的较大瞬变电流将通过非理想情况的公共电源或接地回路,形成同步开关噪声理想情况的公共电源或接地回路,形成同步开关噪声电压。并通过公共回路耦合到其他驱动器上,有可能电压。并通过公共回路耦合到其他驱动器上,有可能造成其他造成其他CMOS电路的误操作。电路的误操作。二、信号完整性分析(续

17、)二、信号完整性分析(续) 5)封装结构的信号通道分析建模方法封装结构的信号通道分析建模方法 三、封装建模三、封装建模 封装结构的信号通道分析建模方法封装结构的信号通道分析建模方法 v封装建模是指为封装创建一种电气表征与描述的模型,电路封装建模是指为封装创建一种电气表征与描述的模型,电路仿真器可以对该模型进行解释并用来预测封装的能量转换、仿真器可以对该模型进行解释并用来预测封装的能量转换、电压和电流传输等特性。随着集成电路封装中芯片时钟频率电压和电流传输等特性。随着集成电路封装中芯片时钟频率的不断升高,无源器件及互连结构中分布参数的寄生效应对的不断升高,无源器件及互连结构中分布参数的寄生效应对

18、信号的影响越来越明显,系统性能仿真分析准确与否,往往信号的影响越来越明显,系统性能仿真分析准确与否,往往取决于对于这些无源器件及寄生效应建模的模型精度。取决于对于这些无源器件及寄生效应建模的模型精度。v创建精确的封装模型通常有两种基本方法:计算和测量。通创建精确的封装模型通常有两种基本方法:计算和测量。通常把通过计算来创建模型称为分析,把通过测量来创建电路常把通过计算来创建模型称为分析,把通过测量来创建电路模型称为表征。模型称为表征。 三、封装建模(续)三、封装建模(续) 1)分析建模)分析建模 常见的方法是采用场求解器的工具软件,这些软常见的方法是采用场求解器的工具软件,这些软件是运用导体和

19、介质分布的边界条件,基于麦克斯韦件是运用导体和介质分布的边界条件,基于麦克斯韦方程对电场和磁场求解。下图是利用此类工具进行方程对电场和磁场求解。下图是利用此类工具进行QFP封装建模的例子封装建模的例子 三、封装建模(续)三、封装建模(续) 2)表征建模)表征建模 通过借助于阻抗分析仪、网络分析仪及专用夹具通过借助于阻抗分析仪、网络分析仪及专用夹具等工具,对连接器、等工具,对连接器、PCB走线与过孔、电容、电感等走线与过孔、电容、电感等无源器件进行测试,建立具有实际参数值的等效电路无源器件进行测试,建立具有实际参数值的等效电路模型模型。 11.4 集成电路多芯片组件(集成电路多芯片组件(MCM)

20、封装技术封装技术 多芯片封装是将两片以上的集成电路封装多芯片封装是将两片以上的集成电路封装在一个腔体内的一种新技术,称之为在一个腔体内的一种新技术,称之为MCM(Multi Chip Module)。)。 一、一、MCM的基本概念的基本概念 二、二、MCM的应用领域的应用领域 多芯片封装的集成电路组件已经成功地应多芯片封装的集成电路组件已经成功地应用在高速计算机通信系统、航空航天系统和雷用在高速计算机通信系统、航空航天系统和雷达导弹系统中。在民用电子产品上使用低成本达导弹系统中。在民用电子产品上使用低成本的多芯片封装组件已成为一个重要的趋势,如的多芯片封装组件已成为一个重要的趋势,如移动电话、

21、便携电脑、数码相机、摄录像一体移动电话、便携电脑、数码相机、摄录像一体机、汽车电子、医疗电子产品等领域中越来越机、汽车电子、医疗电子产品等领域中越来越多地看到多芯片组件,这些组件一般都是低成多地看到多芯片组件,这些组件一般都是低成本塑封形式。本塑封形式。三、三、MCM基板设计基板设计 多芯片封装要有一个安装多个集成电路芯多芯片封装要有一个安装多个集成电路芯片的基板,基板性能将直接影响整个集成电路片的基板,基板性能将直接影响整个集成电路的性能。常用的基板有以下一些类型:的性能。常用的基板有以下一些类型: 1)L(Laminate)型,即叠层型。)型,即叠层型。 2)C(Ceramic)型,即原膜

22、陶瓷型。)型,即原膜陶瓷型。 3)D(Deposited Thin Film)型,即淀积薄)型,即淀积薄膜膜 型。型。 三、三、MCM基板设计(续)基板设计(续) 4)Si(Silicon)型,即硅型,实际上是)型,即硅型,实际上是D型基板的一种。型基板的一种。 下图是一种六芯片下图是一种六芯片MCM封装示意图,芯片安装岛是铜制成的,上面安封装示意图,芯片安装岛是铜制成的,上面安放两个芯片和一个硅基板,硅基板上又安放了四个芯片,通过硅基板进行芯放两个芯片和一个硅基板,硅基板上又安放了四个芯片,通过硅基板进行芯片间微互连和引出线。片间微互连和引出线。 四、四、MCM设计过程设计过程 11.5 集

23、成电路测试板的设计集成电路测试板的设计 v集成电路芯片封装后,还需要设计集成电路芯片封装后,还需要设计PCB板对其进行成板对其进行成品测试。特别是被测试芯片为高频芯片时,所考虑的品测试。特别是被测试芯片为高频芯片时,所考虑的设计原则除了线宽、线间距等基本原则外,还将涉及设计原则除了线宽、线间距等基本原则外,还将涉及到抗干扰、电磁兼容以及安全防护等多个方面。直接到抗干扰、电磁兼容以及安全防护等多个方面。直接关系着封装后芯片的测试结果。关系着封装后芯片的测试结果。v目前,用于设计和分析目前,用于设计和分析PCB的软件工具有很多,常用的软件工具有很多,常用的有的有Protel99 SE, Caden

24、ce PSD, Mentor Boardstation等。等。一、一、PCB设计基本流程设计基本流程 Protel99 SE进行进行PCB布线的流程主要分为布线的流程主要分为以下步骤:以下步骤: 1)材料选择)材料选择 不同类型的板材其最大工作频率、加工工艺和尺寸要求都不同类型的板材其最大工作频率、加工工艺和尺寸要求都不同。基板材料最重要的参数是介电常数不同。基板材料最重要的参数是介电常数r、耗散因子(或称、耗散因子(或称介质损耗)介质损耗)tan、热膨胀系数、热膨胀系数CET和吸湿率。和吸湿率。 2)设计前的准备)设计前的准备 (1)设置尺寸单位、坐标原点(参考点),大致确定)设置尺寸单位、坐标原点(参考点),大致确定 PCB板外形尺寸。板外形尺寸。 (2)制作定位孔、元器件封装等。)制作定位孔、元器件封装等。 (3)根据加工工艺要求设置设计规则。)根据加工工艺要求设置设计规则。 一、一、PCB设计基本流程(续)设计基本流程(续) 3)布局布线设计)布局布线设计 在进行射频电路在进行射频电路PCB设计时需要考虑如何减小射频电路设计时需要考虑如何减小射频电路中各部分之间相互干扰、如

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论