应用VHDL设计数字系统（项目一至项目六）

1、情景五情景五 应用应用VHDLVHDL设计数字系统设计数字系统1.1.基本门电路设计基本门电路设计2.2.数据选择器的设计数据选择器的设计3.3.数据分配器的设计数据分配器的设计4.4.三态门的设计三态门的设计5.5.单向总线缓冲器设计单向总线缓冲器设计6.6.编码器设计编码器设计7.7.优先编码器的设计优先编码器的设计8.8.码制变换译码器码制变换译码器第五讲第五讲 应用应用VHDLVHDL设计数字系统设计数字系统9.9.二十进制二十进制BCDBCD译码器设计译码器设计10.10.显示译码器的设计显示译码器的设计11.11.半加器设计半加器设计12.12.全加器设计全加器设计13.613.6

2、位加法器设计位加法器设计14.414.4位加减法器设计位加减法器设计15.315.3位乘法器的设计位乘法器的设计16.16.奇校验电路设计奇校验电路设计1.基本门电路设计基本门电路设计一、项目描述一、项目描述（1 1）项目任务：）项目任务： 使用使用VHDL描述，在QuartusII上完成门电路的全部设计，包括编辑、编译、综合和仿真操作等。序号序号类别类别目目 标标一知识点了解PLD的结构及特点掌握学习开发板的结构组成掌握EDA的设计流程二技能Quartus II软件的文本输入设计方法能使用Quartus II软件的对设计电路进行功能仿真使用Quartus II软件下载设计文件到学习开发板学习

3、开发板的调试三职业素养1. 学生的沟通能力及团队协作精神2. 良好的职业道德3. 质量、成本、安全、环保意识二、项目资讯二、项目资讯基本门电路主要用来实现基本的输入基本门电路主要用来实现基本的输入/ /输出之间的逻辑关系，包括与输出之间的逻辑关系，包括与门、非门、或门、与非门、或非门、异或门、同或门等。门、非门、或门、与非门、或非门、异或门、同或门等。以以2 2输入端与非门为例讲解基本门电路的设计。输入端与非门为例讲解基本门电路的设计。三、三、 项目分析项目分析（1 1）实验原理）实验原理2输入端与非门是组合逻辑电路中的基本逻辑器件，有2个输入端A、B和1个输出端C。2输入端与非门应具备的端口

4、有： 输入端：A、B； 输出端：C。ABCABCNAND2（）电路符号与真值表（）电路符号与真值表四、项目实施四、项目实施（）代码设计（）代码设计方法一：方法一：方法二：方法二：（）仿真波形2.数据选择器的设计数据选择器的设计一、项目描述一、项目描述（1 1）项目任务：）项目任务： 使用使用VHDL描述，在QuartusII上完成数据选择器的全部设计，包括编辑、编译、综合和仿真操作等。序号序号类别类别目目 标标一知识点了解PLD的结构及特点掌握学习开发板的结构组成掌握EDA的设计流程二技能Quartus II软件的文本输入设计方法能使用Quartus II软件的对设计电路进行功能仿真使用Qua

5、rtus II软件下载设计文件到学习开发板学习开发板的调试三职业素养1. 学生的沟通能力及团队协作精神2. 良好的职业道德3. 质量、成本、安全、环保意识二、项目资讯二、项目资讯数据选择器的输入端包括地址输入端和数据输入端。由地址输入端给数据选择器的输入端包括地址输入端和数据输入端。由地址输入端给出地址，找出相应的数据输入端，把该数据输入端的数据送入输出端。出地址，找出相应的数据输入端，把该数据输入端的数据送入输出端。数据选择器包括数据选择器包括4 4选选1 1数据选择器、数据选择器、8 8选选1 1数据选择器等。数据选择器等。下面以下面以4 4选选1 1数据选择器为例来介绍数据选择器的设计。

6、数据选择器为例来介绍数据选择器的设计。三、三、 项目分析项目分析（1 1）实验原理）实验原理4选1数据选择器有如下端口：两个地址输入端：S1、S0；4个数据输入端：D、C、B、A；1个输出端Y。（）电路符号与真值表（）电路符号与真值表四、项目实施四、项目实施（）代码设计（）代码设计（）仿真波形4选选1数据选择器的波形图数据选择器的波形图3.数据分配器的设计数据分配器的设计一、项目描述一、项目描述（1 1）项目任务：）项目任务： 使用使用VHDL描述，在QuartusII上完成数据分配器的全部设计，包括编辑、编译、综合和仿真操作等。序号序号类别类别目目 标标一知识点了解PLD的结构及特点掌握学习

7、开发板的结构组成掌握EDA的设计流程二技能Quartus II软件的文本输入设计方法能使用Quartus II软件的对设计电路进行功能仿真使用Quartus II软件下载设计文件到学习开发板学习开发板的调试三职业素养1. 学生的沟通能力及团队协作精神2. 良好的职业道德3. 质量、成本、安全、环保意识二、项目资讯二、项目资讯数据分配器是一种处理数据的逻辑电路，用来将一个输入信号输出数据分配器是一种处理数据的逻辑电路，用来将一个输入信号输出( (分配分配) )到指定的输出端。数据分配器可分为到指定的输出端。数据分配器可分为1 1对对2 2数据分配器、数据分配器、1 1对对4 4数数据分配器等。据

8、分配器等。以以1 1对对2 2数据分配器为例来介绍数据分配器的设计。数据分配器为例来介绍数据分配器的设计。三、三、 项目分析项目分析（1 1）实验原理）实验原理（）电路符号与真值表（）电路符号与真值表 1对2数据分配器是根据控制端的值选取输入端的值送入到输出端。其端口有：1个控制端：S。1个数据输入端：D。2个输出端：Y0、Y1。四、项目实施四、项目实施（）代码设计（）代码设计（）仿真波形1 1对对2 2数据分配器的波形图数据分配器的波形图 4.三态门的设计三态门的设计一、项目描述一、项目描述（1 1）项目任务：）项目任务： 使用使用VHDL描述，在QuartusII上完成三态门电路的全部设计

9、，包括编辑、编译、综合和仿真操作等。序号序号类别类别目目 标标一知识点了解PLD的结构及特点掌握学习开发板的结构组成掌握EDA的设计流程二技能Quartus II软件的文本输入设计方法能使用Quartus II软件的对设计电路进行功能仿真使用Quartus II软件下载设计文件到学习开发板学习开发板的调试三职业素养1. 学生的沟通能力及团队协作精神2. 良好的职业道德3. 质量、成本、安全、环保意识二、项目资讯二、项目资讯l 三态门是具有三种输出状态的器件。三态门是具有三种输出状态的器件。l 三态门在电路设计中的应用三态门在电路设计中的应用三、三、 项目分析项目分析（1 1）实验原理）实验原理

10、三态门有两个输入端B、A和一个输出端dataout，输出端有高阻、0、1三个状态。三态门应具备的脚位：输入端：datain、outen；输出端：dataout。 （）电路符号与真值表（）电路符号与真值表outendataout0高阻高阻1datain四、项目实施四、项目实施（）代码设计（）代码设计（）仿真波形三态门的波形图三态门的波形图5.单向总线缓冲器设计单向总线缓冲器设计一、项目描述一、项目描述（1 1）项目任务：）项目任务： 使用VHDL描述，在QuartusII上完成单向数据总线缓冲器的全部设计，包括编辑、编译、综合和仿真操作等。序号序号类别类别目目 标标一知识点了解PLD的结构及特点

11、掌握学习开发板的结构组成掌握EDA的设计流程二技能Quartus II软件的文本输入设计方法能使用Quartus II软件的对设计电路进行功能仿真使用Quartus II软件下载设计文件到学习开发板学习开发板的调试三职业素养1. 学生的沟通能力及团队协作精神2. 良好的职业道德3. 质量、成本、安全、环保意识二、项目资讯二、项目资讯l单向总线缓冲器的工作原理单向总线缓冲器的工作原理l单向总线缓冲器在电路设计中的应用单向总线缓冲器在电路设计中的应用三、三、 项目分析项目分析（1 1）实验原理）实验原理（）电路符号与真值表（）电路符号与真值表设计一个8位单向总线缓冲器。应具备的脚位：输入端：dat

12、ain7.0、en；输出端：dataout7.0。enDataout7.00高阻高阻1Datain7.0四、项目实施四、项目实施（）代码设计（）代码设计方法一方法一方法二方法二（）仿真波形6.编码器设计编码器设计一、项目描述一、项目描述（1 1）项目任务：）项目任务： 使用VHDL描述，在QuartusII上完成8线-3线编码器的全部设计，包括编辑、编译、综合和仿真操作等。序号序号类别类别目目 标标一知识点了解PLD的结构及特点掌握学习开发板的结构组成掌握EDA的设计流程二技能Quartus II软件的文本输入设计方法能使用Quartus II软件的对设计电路进行功能仿真使用Quartus II软件下载设计文件到学习开发板学习开发板的调试三职业素养1. 学生的沟通能力及团队协作精神2. 良好的职业道德3. 质量、成本、安全、环保意识二、项目资讯二、项目资讯 8 8线线