抢答器的制作

1、数字电路 P2抢答器的电路制作与调试 工厂、学校和电视台等单位常举办各种智力比赛,抢答器是必要设备。抢答器是一名公 正的裁判员,它的任务是从若干名参赛者中确定出最先的抢答者。本项目主要学习几种七段数码显示器、译码器、编码器、 D 触发器等常用集成组合逻辑 器件的工作原理、逻辑功能测试方法及其应用。P2抢答电路 P2-M1译码显示电路的功能测试 二进制代码在数字电路中,往往用 1和 0组成二进制数码表示数值的大小或一些特定的信息,这种 具有特定意义的二进制数码称为二进制代码。要用二进制代码来表示十进制的 09十个数, 至少要用 4位二进制数。 4位二进制数有 16种组合, 可从这 16种组合中选

2、择 10种组合分别来表示十进制的 09十个数。 选哪 10种 组合,有多种方案,这就形成了不同的 BCD 码。具有一定规律的常用的 BCD 码见表 2-1-1。 表 2-1-1常见 BCD 码 数字电路 从表 2-1-1中可以看出, 8421BCD 码是选取 00001001这十种状态来表示十进制 09的。 8421BCD 码实际上就是用按自然顺序的二进制数来表示所对应的十 进制数字。因此, 8421BCD 码最自然和简单,很容易记忆和识别,与十进制之间的转换也比较方便。8421BCD 码和一个四位二进制数一样,从高位到低位的权依次为 8、 4、 2、 1,故称为 8421BCD 码。BCD

3、码用 4位二进制码表示的只是十进制数的一位。 如果是多位十进制数, 应先将每一 位用 BCD 码表示,然后组合起来。例如:十进制数 1981用 8421BCD 码表示为: 用七根火柴棒摆放出类似于计算器中显示的 0到 9十个数字。如图 2-1-1 所示。 图 2-1-1火柴棒摆放数字图形 与火柴棒摆放的数字图形相似,七段数码显示器(又称七段数码管或七段字符显示器 就是由七段能够独立发光直线段排列成日字形来显示数字的。 常见的七段半导体数码管 (又称 LED 数码管 是由七段发光二极管按图 2-1-1所示的结构拼合而成。图 2-1-2是半导体数码管的外形图和等效电路。半导体数码管有共阳极型和共阴

4、极两种 类型。图 2-1-2(b中,共阳极型中各发光二极管阳极连接在一起,接高电平, a g 和 DP 各引 脚中任一脚为低电平时相应的发光段发光;共阴极型号中各发光二极管的阴极连接在一起, 接低电平, a g 和 DP 各引脚中任一脚为高电平时相应的发光段发光(DP 为小数点。 一个 LED 数码管可用来显示一位 09十进制数和一个小数点。小型数码管(0.5寸和 0.36寸每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色的颜色不同略 有差别,通常约为 22.5V ,每个发光二极管的点亮电流在 5 10mA 。 (a外观图 (b等效电路图 2-1-2半导体数码管P2抢答电路 表 2-

5、1-2列出了 ag发光段的十种发光组合情况, 他们分别和十进制的十个数字相对应。 表中 H 表示发光的线段, L 表示不发光的线段。表 2-1-2七段显示组合与数字对照表 半导体数码管的优点是工作电压较低(1.53V、体积小、寿命长、工作可靠性高、响 应速度快、亮度高,字形清晰。半导体数码管适合于与集成电路直接配用,在微型计算机、 数字化仪表和数字钟等电路中应用十分广泛。半导体数码管的主要缺点是工作电流大,每个 字段的工作电流约为 10mA 左右。 七段数码显示器由 个发光直线段组成。当七段数码显示器显示数字 4时所对应的发光段是 ;当七段数码显示器显示数字 6时所对应的 发光段是 。 识别图

6、 2-1-3和图 2-1-4所示 BS201(或 BS202、 BS211(或 BS222两种型号的半导 体数码管:(1 观察形状,记录型号。(2 画出 8段 LED 数码管外形图,分析并记录各发光段与各引脚之间的对应关系。(3 找出 LED 数码管公共引脚端的位置。(4 分析显示 0到 9十个数字的方法。(5 判断哪一个是共阳极型 LED 数码管?哪一个共阴极型 LED 数码管?数字电路 图 2-1-3BS201型 LED 数码管 图 2-1-4BS211型 LED 数码管 日常生活中我们使用的是十进制数,而在数字电路中所使用的都是二进制数,因此就必 须用二进制数码来表示十进制数,这种方法称

7、为二十进制编码,简称 BCD 码。七段数码显示器是用 ag这七个发光线段组合来构成十个十进制数的。为此,就需要使 用显示译码器将 BCD 代码 (二十进制编码 译成数码管所需要的七段代码 (abcdefg,以便使 数码管用十进制数字显示出 BCD 代码所表示的数值。显示译码器,是将 BCD 码译成驱动七段数码管所需代码的译码器。显示译码器型号有 74LS47(共阳, 74LS48(共阴, CC4511(共阴等多种类型。 我们主要学习 CC4511, CC4511是输出高电平有效的 CMOS 显示译码器, 其输入为 8421BCD 码,图 2-1-5和表 2-1-2分别为 4511的外引线排列图

8、及其逻辑功能表。 图 2-1-5CC4511外引线排列图CC4511引脚功能说明:A 、 B 、 C 、 D BCD 码输入端。a 、 b 、 c 、 d 、 e 、 f 、 g 译码输出端,输出“ 1”有效,用来驱动共阴极 LED 数码管。 LT 测试输入端, LT =“ 0”时,译码输出全为“ 1”。BI 消隐输入端, BI =“ 0”时,译码输出全为“ 0”。P2抢答电路 LE 锁定端, LE =“ 1”时译码器处于锁定(保持状态,译码输出保持在 LE =0时的数值;当 LE =0时为正常译码。表 2-1-3为 CC4511的逻辑功能表。 CC4511内接有上拉电阻,故只需在输出端与数码

9、管 笔段之间串入限流电阻即可工作。译码器还有拒伪码功能,当输入码超过 1001时,输出全 为“ 0”,数码管熄灭。表 2-1-3CC4511逻辑功能表 说明:分段显示译码器与译码器有着本质的区别。严格地讲,把这种电路叫代码变换器 更加确切些。但习惯上都把它叫做显示译码器。 CC4511常用于驱动共阴极 LED 数码管,工作时一定要加限流电阻。由 CC4511组成的 基本数字显示电路如图 2-1-6所示。图中 BS205为共阴极 LED 数码管,电阻 R 用于限制 CC4511的输出电流大小, 它决定 LED 的工作电流大小, 从而调节 LED 的发光亮度, R 值由 下式决定:数字电路式中 U

10、 OH 为 CC4511输出高电平 ( V DD , U D 为 LED 的正向工作电压 (1.52.5V ,I D 为 LED 的笔画电流(约 510mA 。试计算出图 2-1-6中 R 的大小。 图 2-1-6 由 CC4511组成的基本数字显示电路 输出低电平有效的显示译码器应与共阳极数字显示器配合使用。 输出高电平有效的显示译码器应与共阴极数字显示器配合使用。 2.显示译码器与数码管的连接 下面举例说明:SN7446A 和 74LS48为显示译码器。 SN7446A 输出低电平有效, 74LS48输出高电平有 效。其他逻辑功能与 CC4511相似。SN7446的典型使用电路如图 2-1

11、-7所示, 电阻 RP 为限流电阻, RP 的具体阻值视数码管 的电流大小而定。 .图 2-1-7 共阳数码管与译码74LS48译码器的典型使用电路如图 2-1-8所示。共阴数码管的译码电路 74LS48内部有DDOH I UU R -=P2抢答电路 限流电阻,故后接数码管时不需外接限流电阻。由于 74LS48拉电流能力小(2mA ,而数 .图 2-1-874LS48译码器的典型使用电路译码显示电路的测试。1.图 2-1-9所示为译码显示电路的测试示意图,则根据图 2-1-9画出图 2-1-10所示的接 线图, 并搭建实验电路。 拨动接线控制端和数据输入端的所接电平开关, 在 LE =0, L

12、T =1, BI =1时,输入数据 DCBA 为 00001001时,观察数码管所显示的字型。当输入数据超出 范围,如 DCBA 为 1101或 1111等时,观察数码管会有什么现象?2.在三个控制端(LE 、 LT 、 BI 中,一次只让一个控制端的输入有效,分别测试三 个控制端(LE 、 LT 、 BI 的作用。参照表 2-1-3,根据实验结果,判断三个控制端(LE 、 LT 、 BI 电平分别为多少时才能正确体现译码器的锁定功能。数字电路 LTB I LE图 2-1-9 译码显示电路的测试示意图 图 2-1-10 译码显示电路的测试接线图 液晶显示器液晶显示器简称(LCD 是一种平板薄型

13、显示器,液晶是一种既具有液体的流动性又具 有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响,利用这一特点便可 作成字符显示器。在没有外加电场的情况下,液晶分子按一定取向整齐地排列着,如图 2-1-11所示。这时P2抢答电路 液晶为透明状态,射入的光线大部分由反射电极反射回来,显示器呈白色。在电极上加上电 压以后, 液晶分子因电离而产生正离子, 这些正离子在电场作用下运动并撞碰其他液晶分子, 破坏了液晶分子的整齐排列,使液晶呈现混浊状态。这时射入的光线散射后仅有少量反射回 来,故显示器呈暗灰色。这种现象称为动态散射效应。外加电场消失以后,液晶又恢复到整 齐排列的状态。如果将七段透明

14、的电极排列成 8字形,那么只要选择不同的电极组合并加以 正电压,便能显示出各种字符来。 (a 未加电场时 (b 加电场以后 (c 符号 图 2-1-11液晶显示器的结构及符号液晶显示器的最大优点是功耗极小,每平方厘米的功耗在 1W 以下。它的工作电压也 很低,在 1V 以下仍能工作。因此,液晶显示器在电子表以及各种小型、便携式仪器、仪表 中得到了广泛的应用。但是,由于它本身不会发光,仅仅靠反射外界光线显示字形,所以亮 度很差。此外,它的响应速度较低(在 10200ms 范围,这就限制了它在快速系统中的应 用。 1.把下列十进制数用 8421BCD 码表示。(1 (2006 10(2 (8421

15、 102.把下列 8421BCD 码转换成十进制数。数字电路 - 45 -P2-M2优先编码器电路功能测试P2-M2.1 优先编码器一个 7层高的大楼,其每层有一个火警报警传感器,如有火警希望在控制中心的数码显 示屏上能显示出火警的楼层数,假设不会在两层上同时出现火警。这是一个实际使用编码器的例子,我们在前面已经学过了译码显示驱动器电路,其输入 是 8421BCD 码,而现在其每层有一个传感器,也就相当于其输入有 7个,这里无法直接与 译码显示电路相连,须在这两者之间加上一个转换电路(编码器,将其 7种状态转换为 4位 (或更少位 的二进制输出。由于 7个传感器,并且同一时刻仅一个传感器有效,

16、故输入共 7种状态,我们可以用 3位二进制数据来描述其状态,假设输入用 I 1、 I 2、 I 3、 I 4、 I 5、 I 6、 I 7、输出为 O 0、 O 1、 O 2。 我 们可以将其状态用真值表 2-2-1表示。表 2-2-1 真值表根据上面的分析我们可以画出下图 2-2-1所示的 7层大楼火警显示工作框图。P2 抢答电路 - 46 -II I I I I I图 2-2-1 7层大楼火警显示工作框图图 2-2-1所示框图中的电路实现的就是编码器的逻辑功能。前提条件是每一时刻仅一个 输入有效,如果同时有两个或两以上输入有效,仅对优先级高的输入进行编码,例如当 I 6I 5同时有效时,编

17、码器输入仅对 I 6进行编码,而 I 5被忽略掉。优先编码器是有广泛用途的一种组合电路,用于计算机的优先中断系统、键盘编码系统 中。编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的 一组二进制代码输出。常用的编码器集成电路有 8/3线优先编码器和 10/4线优先编码器等器 件。编码器的输入信号是互相排斥的。在优先编码器中允许几个信号同时输入,但是电路只 对其中优先级别最高的进行编码(优先权的顺序完全是根据实际需要来确定的 ,不理睬级 别低的信号,或者说级别低的信号不起作用,这样的电路叫做优先编码器。如图 2-2-2所示 是 3位二进制优先编码器的示意图。 I 0I 7

18、是要进行优先编码的 8个信号, Y 0Y 2是用来进 行优先编码的 3位二进制代码。表 2-2-2为 3位二进制优先编码器的功能真值表。I 0I 1I 2 I 3 I 4 I 5 I 6 I 7 Y Y Y图 2-2-2 3位二进制优先编码器示意图表 2-2-2 3位二进制优先编码器功能真值表数字电路 - 47 -认识 8线 -3线优先编码器 CC4532,图 2-2-3为 CC4532的外引线排列图。表 2-2-3为其 功能表。SSY 1Y 2 I 4 I 5 ST I 6 I 7图 2-2-3 8/3线优先编码器 CC4532的外引线排列图I 0I7:数据输入端; ST :选通控制端; V

19、 DD :电源 V SS :地 Y 0Y2:编码输出端 Y GS :组选通输出端 Y S :选通输出端表 2-2-3 优先编码器 CC4532的功能表CC4532可将最高优先输入 I 7I 0编码为 3位二进制码, 8个输入端 I 7I 0具有指定优先 权, I 7为最高优先权, I 0为最低,当片选输入 ST 为低电平时,优先编码器无效。当 ST 为高 电平, 最高优先输入的二进制编码呈现于输出端 Y 2Y 0, 且组选端 Y GS 为高电平, 表明优先 输入存在,当无优先输入时,允许输出 Y S 为高电平,如果任何一个输入为高电平,则 Y S 为P2 抢答电路 - 48 -低电平且所有级联

20、低阶级无效。当 I 6和 I 5同时有效,其它输入无效时,输出编码为 。P2-M2.2 编码器电路测试十线 -四线编码器也叫做 BCD 编码器。中规模集成 8421 BCD 码优先编码器主要有 CC40147、 LS147等。 现以图 2-2-4所示的 CC40147电路为例, 说明 BCD 编码器的工作原理, 表 2-2-4为 CC40147的功能表。表 2-2-4与表 2-2-2很相似,只是编码输入变为 10个,编码 输出变为 4位,没有功能扩展输出。SSY 1Y 2 I 4 I 5 I 8 I 6 I 7 图 2-2-4 8421BCD 码优先编码器 CC40147的外引线排列图表 2-

21、2-4 优先编码器 CC40147的功能表 数字电路 - 49 -DD D D D D D D D D图 2-2-5 BCD 码编码器和七段译码显示电路的框图图 2-2-5 BCD 码编码器和七段译码显示电路的接线图1.如图 2-2-5所示是 BCD 码编码器和七段译码显示电路的框图。1.用 8421BCD 编码器(CC40147和七段译码器(CC4511及 LED 数码管(BS205 组成一个 1位十进制 09数码显示电路。根据图 2-2-5画出图 2-2-6所示的接线图。 3.在 D 0D 9端逐个输入高电平(+5V信号,观察数码管数字显示的变化情况,记录 测试结果,并填入下列表 2-2-

22、5中。4. 在 D 0D9中任选几个输入端, 同时加 5V 电压, 观察数码管的显示情况, 并做好记录, 了解 D 0D 9的优先权级别高低的顺序。表 2-2-5 数码管显示字型记录P2 抢答电路 译码器的作用是将输入代码转换成特定的输出信号。假设译码器有 n 个输入信号和 N 个输出信号,如果 N =2n ,就称为全译码器,常见的全译 码器有 2线 4线译码器、 3线 8线译码器、 4线 16线译码器等。如果 N <2n ,称为部分译 码器,如二一十进制译码器(也称作 4线 10线译码器等。74138是一种典型的二进制译码器, 图 2-2-7为其逻辑图, 表 2-2-6为其功能表。 它

23、有 3个输 入端 A 2、 A 1、 A 0, 8个输出端 Y 0Y 7,所以常称为 3线 8线译码器,属于全译码器。输出为低 电平有效, G1、 G 2A 和 G 2B 为使能输入端。 .74LS138图 2-2-7 3-8译码器的逻辑符号表 2-2-6 3线 8线译码器 74138功能表 数字电路 123456789101112131415.74LS138U图 2-2-8用 74138实现 4-16线译码在真值表 2-2-6中 BAGGG 222+=,从表 2-2-6可以看出当 G 1=1、 G 2=0时该译码器处于 工作状态,否则输出被禁止,输出高电平。这三个控制端又称为片选端,利用它们

24、可以将多 片连接起来扩展译码器的功能。用两个 3-8译码器可组成 4-16线译码器,见图 2-2-8,将 C 、 B 、 A 信号连接到 U 1和 U 2的 C 、 B 、 A 端,将 U 1的控制 AG 2和 U 2的 G 1端连接到 D ,当 D =0时,选中 U 1,否则选中 U 2, 将 U 1的 BG 2和 U 2的 AG 2端连接到使能信号 EN , 当 EN =0时, 译码器正常工作, 当 EN =1时,译码器被禁止。1、假设优先编码器有 N 个输入信号和 n 个输出信号,则 N = 。2、如图 2-2-9所示,三个输入信号中, A 的优先级最高, B 次之, C 最低,它们通过

25、编码器 分别由 F A 、 F B 、 F C 输出。要求同一时间只有一个信号输出,若两个以上信号同时输入时,优 先级高的被输出。试根据要求完成真值表 2-2-7。P2抢答电路 图 2-2-9表 2-2-7 数字电路 P2-M3触发器逻辑功能测试 触发器是由门电路构成的时序逻辑单元,它有一个或多个输入端,两个互补输出端,分 别用 Q 和 Q 表示。 其中 Q 的状态代表了触发器的状态, 当 Q =0时, 表示触发器处于 0状态; 当 Q =1时, 表示触发器处于 1状态。 在一定的外界信号作用下, 可以从一个稳定状态翻转到 另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时

26、序电路的最 基本逻辑单元。与门电路相比,具有两个稳定的状态 0和 1,在触发信号作用下,两个状态之间可以相 互转换,若没有触发信号作用,触发器将保持原有的状态不变,所以说触发器具有“记忆” 功能,这是门电路所没有的。触发器按功能分有基本 RS 触发器、 D 触发器、 JK 触发器、 T 触发器,触发器按触发方式分有基本触发器、电平触发器、主从触发器、边沿触发器。电平触发器是指触发器的状态变化不仅由触发信号控制,同时受时钟信号控制。在时钟 信号高电平或低电平期间,触发器的状态才由触发信号控制。主从触发器是指触发器在时钟信号高电平期间接收控制信号,下降沿时刻状态发生变 化。边沿触发器是指触发器只在

27、时钟信号上升沿或下降沿时刻接收控制信号并同时状态发 生变化。边沿触发器的抗干扰性能最好。P2 抢答电路一般触发器和计数器都有复位端和置位端,分别用 R D 和 S D (或 D R 和 D S 表示。若复 位和置位信号为低电平有效,当需要直接复位(置 0时,就在 D R 端加低电平;当需要直接 置位(置 1时,就在 D S 端加低电平。若复位和置位信号为高电平有效,当需要直接复位或 置位时,只要在相应复位端 R D 或置位端 S D 加高电平信号即可。 复位和置位方式又分为同步方式和异步方式。基本触发器是指触发器的状态直接由触发信号控制。将两个集成与非门的输出端和输入 端交叉反馈相接,就组成了

28、基本 RS 触发器,如图 2-3-1(a所示。两个与非门 G 1、 G 2;两个输入端 D D S R 、 ;两个输出端 Q 、 Q ,逻辑状态是互补的。 图 2-3-1基本 RS 触发器Q 端的状态为触发器的状态。表 2-3-1为基本 RS 触发器真值表 . 。表 2-3-1 基本 RS 触发器真值表 数字电路 - 55 -D R 置 0端、 D S 置 1端,均由负脉冲触发,符号 R D 、 S D 上加了非号,表示低 电平有效。基本 RS 触发器的逻辑功能如下: 当 0D =R , 1D =S 时,则 (10=Q Q ; 当 1D =R , 0D =S 时,则 (01=Q Q ; 当 1

29、D =R , 1D =S 时, 则 Q 不变 (Q 不变 ;当 0D =R , 0D =S 时,则 Q 不定主从 RS 触发器由主触发器和从触发器组成,如图 2-3-2 (a所示。S R SR C P(a 逻辑图 (b 逻辑符号图 2-3-2 主从 RS 触发器根据图 2-3-2 经分析可得主从 RS 触发器的直值表表 2-3-2。表 2-3-2 主从 RS 触发器的直值表P2 抢答电路 - 56 -4.主从 RS 触发器的逻辑功能:主从 JK 触发器的逻辑符号如图 2-3-3 (b所示。说明:该触发器是 CP 下降沿 (负脉冲 触 发有效 (有小圆圈 。图 2-3-3 JK 触发器根据图 2

30、-3-3经分析可得主从 JK 触发器的真值表 2-3-3。表 2-3-2 JK 触发器真值表JK 触发器具有置 0、置 1、保持和翻转四个逻辑功能。数字电路 - 57 -D 触发器可由 JK 触发器转换而成, 如图 2-3-4 (a所示, 只要在 JK 触发器的 K 端接一个 非门,再接到 J 端,引出一个控制端 D ,即可组成 D 触发器。图 2-3-4 (b为 D 触发器的逻辑 符号。(a 逻辑连接图 (b 逻辑符号图 2-3-4 用 JK 触发器转换成 D 触发器D 触发器实际上是 JK 触发器中 J K 条件下的特殊电路。 当 D=0时 Q n+1=0(相当于 J=0, K=1时的情况

31、,当 D=1时 Q n+1=1(相当于 J=1, K=0时的情况。由此得到 D 触发器的真 值表 2-3-3。表 2-3-3 D 触发器真值表根据真值表 2-3-3可知, D 触发器具有“置 0”和“置 1”的逻辑功能。与 D 触发器相似, T 触发器也可由 JK 触发器转换而成,如图 2-3-5 (a所示,只要将JK 触发器的 J 端和 K 端, 直接连接在一起, 引出一个控制端 T , 即可组成 T 触发器。 图 2-3-5 (b为 T 触发器的逻辑符号。(a 逻辑连接图 (b 逻辑符号图 2-3-5 用 JK 触发器转换成 T 触发器T 触发器实际上是 JK 触发器中 J=K条件下的特殊

32、电路。 当 T=0时 Q n+1=Qn(相当于 J=K=0时的情况,当 T=1时 nn Q Q=+1(相当于 J=K=1时的情况。由此得到 T 触发器的真值P2 抢答电路 - 58 -表 2-3-4。表 2-3-4 T 触发器真值表根据真值表 2-3-4可知, T 触发器具有“保持”和“翻转”的逻辑功能。因此 T 触发器 又称为可控计数型触发器。 测试双 D 触发器 CC4013的逻辑功能:1.图 2-3-6所示为 CC4013逻辑功能测试原理图, CP 为时钟输入信号,上升沿有效。 图 2-3-6中,使用按钮 J4连接 CP 端,按下 J4瞬间模拟上升沿信号(0 1即,松开 J4瞬间模拟下降

33、沿信号(1 0即。发光二极管 LED1 “亮”表示 D 触发器输出为“高电 平” (即 Q n+1=1,发光二极管 LED1“暗”表示 D 触发器输出为“低电平” (即 Q n+1=0。 2.根据图 2-3-6画出图 2-3-7所示的接线图。 3.测试 d R 和 d S 的复位、置位功能。(1 合上 J1观察发光二极管 LED1的状态。 打开 J1, 合上 J2再次观察发光二极管 LED1的状态。(2 同时合上 J1、 J2,观察发光二极管 LED1的状态。 4.测试 D 触发器的逻辑功能。(1 先合上 J3,再按下 J4,观察发光二极管 LED1的状态。(2 先按下 J4, 再合上 J3,

34、 观察发光二极管 LED1的状态。 松开 J4, 观察发光二极管 LED1的状态。要求按表 2-3-5要求进行测试,并将测试结果填入表 2-3-5中。数字电路 - 59 -图 2-3-6 CC4013逻辑功能测试原理图图 2-3-7 CC4013逻辑功能测试接线图表 2-3-5 CC4013逻辑功能测试记录P2 抢答电路 - 60 -1.输出状态和输入信号相同的触发器叫 触发器。2.逻辑电路如图 2-3-8所示。这是一个上升沿触发的 D 触发器,其 Q 端与 D 端连接在 一起。已知 CP 波形,试画出输出 Q 端的信号波形。设 Q 的初状态为 0。C P(a (b图 2-3-8 D 触发器及

35、其波形3.若要将四位寄存器清零, D 触发器 R D 端接应 (有效、无效。P2-M3.2 数码寄存器数码寄存器是存储二进制数码的时序电路组件,它具有接收和寄存二进制数码的逻辑功 能。在实际的数字系统中,通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄 存器。由于触发器有记忆功能,因此利用触发器可以方便地构成寄存器。由于一个触发器能 够存储一位二进制数码,所以把 n 个触发器的时钟端口连接起来就能构成一个存储 n 位二进 制码的寄存器。图 2-3-9(a为 74LSl75外引线排列图, 图 2-3-9(b所示是由 D 触发器组成的 4位集成寄存 器 74LSl75的逻辑电路图。其中,

36、D R 是异步清零控制端。 D 0D 3是并行数据输入端, CP 为时钟脉冲端, Q 0Q 3是并行数据输出端, 0Q 3Q 是 Q 0Q 3的反码数据输出端。 图 2-3-9(b所示电路的数码接收过程为:将需要存储的四位二进制数码送到数据输入端 D 0D 3,在 CP 端送一个时钟脉冲,脉冲上升沿作用后,四位数码并行地出现在四个触发器 Q 端。表 2-3-6为 74LS175的功能表。数字电路 - 61 -1 01D0 1Q Q 0(a 外引线排列图Q Q Q D 0D 1D 3(b 逻辑图图 2-3-9 4位集成寄存器 74LSl75表 2-3-6 74LS175的功能表P2-M3.3 锁

37、存器一位 D 触发器只能传送或存储一位数据, 而在实际工作中往往希望一次传送或存储多位 数据。 为此可把多个 D 触发器的时钟输入端口 CP 连接起来, 用一个公共的控制信号来控制, 而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电 路就称为“锁存器”。P2 抢答电路 - 62 -图 2-3-10为 4D 锁存器 CC4042的外引线排列图,表 2-3-7为其功能表。V SS4Q QC P 1DQ3Q4Q22DM Q1图 2-3-10 CC4042是四 D 锁存器外引线排列图CP 为时钟输入端; M 为时钟方式控制端。表 2-3-7 CC4042功能表寄存器与锁

38、存器的区别:从寄存数据的角度来看,寄存器和锁存器的功能是相同的;它 们的区别在于寄存器是同步时钟控制,而锁存器是电位信号控制。可见,寄存器和锁存器具 有不同的应用场合,主要取决于控制方式以及控制信号和数据之间的时间关系。若数据有效 一定滞后于控制信号有效, 则只能使用锁存器; 数据提前于控制信号到达并且要求同步操作, 则可用寄存器来存放数据。移位寄存器是计算机和各种数字系统中的重要部件,应用十分广泛。例如在串行运算器 中,需要用移位寄存器把 2进制数 1位 1位地依次送入全加器中进行运算,运算结果又需 1位 1位地依次存入移位寄存器中。在有些数字系统中,还经常需要进行串行数据和并行数据 之间的

39、相互转换、传送,这些都必须用移位寄存器。1.单向移位寄存器 (1 4位右移寄存器。图 2-3-11为 4位右移寄存器逻辑电路图, 设移位寄存器的初始状态为 0000, 串行输入数 码 D I =1101,从高位到低位依次输入。在 4个移位脉冲作用后,输入的 4位串行数码 1101全 部存入了寄存器中。电路的时序图如图 2-3-11所示,表 2-3-8为其状态表。数字电路 - 63 -Q Q Q Q C P C RD 串 行 出并 行 输 出图 2-3-10 D 触发器组成的 4位右移寄存器2Q 1Q 0CP Q 1234567893Q I D 111图 2-3-11 图 2-3-10 电路的时

40、序图表 2-3-8 右移寄存器的状态表移位寄存器中的数码可由 Q 3、 Q 2、 Q 1和 Q 0并行输出,也可从 Q 3串行输出。串行输出 时,要继续输入 4个移位脉冲,才能将寄存器中存放的 4位数码 1101依次输出。图 2-3-11中第 5到第 8个 CP 脉冲及所对应的 Q 3、 Q 2、 Q 1、 Q 0波形,就是将 4位数码 1101串行输出 的过程。所以,移位寄存器具有串行输入并行输出和串行输入串行输出两种工作方式。 (2 左移寄存器。P2 抢答电路 - 64 -图 2-3-4为 4位左移寄存器,其工作原理与右移存在器完全相同,不同之处是右移寄存 器是从低位开始输入数据而左移寄存

41、器是从高位开始输入数据。C P C R并 行 输 出Q Q Q I D 输 入串 行图 2-3-12 D 触发器组成的 4位左移寄存器将图 2-3-10所示的右移寄存器和图 2-3-12所示的左移寄存器组合起来, 并引入一控制端 S 便构成既可左移又可右移的双向移位寄存器,如图 2-3-13所示。D SR 为右移串行输入端, D SL 为左移串行输入端。当 S =1时, D 0=D S R 、 D 1=Q 0、 D 2=Q 1、 D 3=Q 2,在 CP 脉冲作用下,实现右移操作;当 S =0时, D 0=Q 1、 D 1=Q 2、 D 2=Q 3、 D 3=D SL , 在 CP 脉冲作用下

42、,实现左移操作。Q Q Q 132C C R输 入 S L D 移 串 D (输 出 O R 移 串 (左 移 移 位 SS=1:S=0:并 行 输 出图 2-3-13 D 触发器组成的 4位双向左移寄存器1.为了使 D 触发器在 CP 脉冲控制下,接受 D 端的输入信号,其直接置位端 S d 和直接 复位端 R d 的逻辑值应为( A . S d R d =11 B . S d R d =10 C . S d R d =01 D . S d R d =002.图 2-3-14中各触发器的初始状态 Q =0,试画出在 4个 CP 脉冲作用下各触发器 Q 端 的电压波形:数字电路 图 2-3-1

43、4P2 抢答电路P2-M4 抢答器电路的制作与调试 P2-M4.1 抢答器功能分析 抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路,其 中包括了组合逻辑电路和时序电路。本课题介绍一款采用 D 触发器数字集成电路制成的数字显示四路抢答器, 它利用数字集 成电路的锁存特性,实现优先抢答和数字显示功能,要求如下:1.设计一个可供 4名选手参加比赛的 4路数字显示抢答器。他们的编号分别为“ 1”、 “ 2”、“ 3”、“ 4”各用一个抢答按钮,编号与参赛者的号码一一对应。2. 抢答器具有数据锁存功能,并将锁存的数据用 LED 数码管显示出抢答成功者的号码。 3.抢答器对抢答选

44、手动作的先后有很强的分辨能力,即使他们的动作仅相差几毫秒, 也能分辨出抢答者的先后来。即不显示后动作的选手编号。 4.主持人具有手动控制开关,可以手动清零复位,为下一轮抢答做准备。 一、抢答器的组成抢答器的一般组成框图如图 2-4-1所示。它主要由开关阵列电路、触发锁存电路、编码 器、 7段显示译码器、数码显示器等几部分组成。下面逐一给予介绍。数字电路 图 2-4-1抢答器的组成框图(1 开关阵列电路该电路由多路开关所组成,每一竞赛者与一组开关相对应。开关应为常开型,当按下开 关时,开关闭合;当松开开关时,开关自动弹出断开。(2 触发锁存电路当某一开关首先按下时,触发锁存电路被触发,在输出端产

45、生相应的开关电平信息,同 时为防止其它开关随后触发而产生紊乱,最先产生的输出电平变化又反过来将触发电路锁 定。(3 编码器编码器的作用是将某一开关信息转化为相应的 8421BCD 码,以提供数字显示电路所需 要的编码输入。(4 7段显示译码器译码驱动电路将编码器输出的 8421BCD 码转换为数码管需要的逻辑状态,并且为保证 数码管正常工作提供足够的工作电流。(5 数码显示器数码管通常用发光二极管(LED 数码管和液晶(LCD 数码管。本设计提供的为 LED 数码管。二、抢答器的工作原理(1 开关阵列电路图 2-4-2所示为四路开关阵列电路,从图上可以看出其结构非常简单。电路中 R 1R 4为

46、 上拉和限流电阻。当任一开关按下时,相应的输出为高电平,否则为低电平。P2抢答电路 图 2-4-2四路开关阵列电路(2 触发锁存电路图 2-4-3所示为 4路触发锁存电路。图中, CC4042为 4D 锁存器,一开始,当所有开关 均未按下时,锁存器输出全为高电平,经 4输入与非门和非门后的反馈信号仍为高电平,该 信号作为锁存器使能端控制信号, 使锁存器处于等待接收触发输入状态; 当任一开关按下时, 输出信号中必有一路为低电平,则反馈信号变为低电平,锁存器刚刚接收到的开关被锁存, 这时其它开关信息的输入将被封锁。由此可见,触发锁存电路具有时序电路的特征,是实现 抢答器功能的关键。 说明:CLK

47、代表为时钟脉冲输入端 CP POL 代表为功能输入端 M图 2-4-3触发锁存电路(3 编码器CC4532为 8-3线优先编码器, 当任意输入为高电平时, 输出为相应的输入编号的 8421码(BCD 码的反码。数字电路 (4 译码驱动及显示单元编码器实现了对开关信号的编码并以BCD码的形式输出。为了将编码显示出来,需用 显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流。一 般这种译码通常称为7段译码显示驱动器。常用的7段译码显示驱动器有 CC4511等。 (5 解锁电路当触发锁存电路被触发锁存后,若要进行一下轮的重新抢答,则需将锁存器解锁。可将 使能端强迫置1或置0

48、(根据具体情况而定,使锁存顺处于等待歉收状态即可。具体实现 方法请读者考虑。 1.抢答器电路由哪几部分构成并画出它的结构框图。2.试写出抢答器可能用到的元器件。3.清零功能怎么实现?4.由译码显示电路和并行输入输出寄存器电路怎样连接成抢答器? 图 2-4-4所示为四人抢答器电路,下面我们开始进行抢答器的制作与调试。1.电路组成及其元器件的选择说明。(1 开关阵列电路:由于本电路均采用 CMOS 集成电路组成, 故上拉电阻R 1R 4可取1 M 。(2 触发锁存电路:选择 CC4042四 D 锁存器。 4输入与非门为 CC4012。(3 编码器:选 CC45328-3线优先(高位优先编码器。(4

49、 译码驱动及显示单元电路:选择 CC4511作为显示译码电路。选择LED数码管作 为显示单元电路。(5 解锁电路:选择 CC4011与门构成解锁电路。将解锁开关信号与锁存器反馈信号相 与后再加到锁存器的使能输入端,当解锁开关信号为 0时,可将使能端强迫置1,使锁存器 重新处于等待接收状态。2.电路仿真调试。对图 2-4-4所示电路进行仿真调试,目的是为了观察和测量电路的性 能指标,并调整部分元器件参数,从而达到各项指标的要求。3.在面包板或印制板(图 2-4-5所示上组装并调试四人抢答器电路。表 2-4-1为四人抢答器电路元件清单,图 2-4-6为四人抢答器制作 3D 图。P2抢答电路 图 2-4-4四人抢答器原理图数字电路 图 2-4-5四人抢答器印制板图P2抢答电路 图 2-4-6四人抢答器制作 3D 图表 2-4-1四人抢答器电路元件清单 数字电路 数字电路制作与调试规范和常见故障检查方法(一布线原则首先,应便于检查、排除故障和更换器件。在数字电路制作过程中,有错误布线引起的故障,常占很大比例。布线错误不仅会引起 电路故障,严重时甚至会损坏器件,因此,注意布线的合理性和科学性是十分必要的,正确 的布线原则大致有以下几点:1. 接插集成电路芯片时,先校准两排引脚,使之与实验底板上的插孔对应,轻轻