设计一个串行累加器实验报告

1、广西大学实验报告纸_实验内容_指导老师 【实验名称】设计一个串行累加器【实验目的】1. 学习用中规模双向移位寄存器逻辑功能集成电路的使用方法。2. 熟悉移位寄存器的应用构成串行累加器和环形计数器。【设计任务】用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器和中的两个二进制数A、B按位相加，其和存于移位寄存器中。(提供器件：74LS194、74LS74、74LS183等)【实验用仪器、仪表】数字电路实验箱、万用表、74LS194、74LS74、74LS183等。【设计过程】累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存在累加器中。

2、移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器74LS194逻辑功能如表1所示,引脚排列见图1，串行累加器结构图如图2所示， 全加器的逻辑符号及管脚排列见如图3所示。表1 74LS194逻辑功能表序号输出端输出功能清零控制信号串行时钟CP并行 CR 10× ×× ××× × × ×0 0 0 0清零21× ×× ×1（0）× × × ×不变311 1× ×A

3、B C DA B C D并行输入410 11 ×× × × ×1 右移510 10 ×× × × ×0 611 0× 1× × × × 1左移711 0× 0× × × × 0810 0× ××× × × ×保持图1 74LS194引脚排列 图2 串行累加器结构框图图3 全加器的逻辑符号及管脚排列全加器引脚中An为加数；Bn为被

4、加数；C1为低位进位数输入；C0为向高位进数输出；Sn为全加和输出； 开始时，被加数和加数已分别存入累加寄存器和加数寄存器。进位触发器D已被清零。在第一个脉冲到来之前，全加器各输入、输出端情况为： 在第一个脉冲到来之后，存入累加器和移位寄存器的最高位，存入进位触发器D端，且两个移位寄存器中内容都向右移动一位。全加器各输出为：在第二个脉冲到来之后，两个移位寄存器中的内容都又向右移动一位，存入累加寄存器和移位寄存器的最高位，原先存入的存入次高位，存入进位触发器D端，全加器各输出为： 设计值的状态表如表2所示：表2 设计状态表CP信号A寄存器B寄存器AB 1001100111 11 12000100

5、010 10101010 11011000110 01 12101100010 10101010 1实验设计利用74LS194双向移位寄存器的右移控制端，根据74LS194双向移位寄存器和全加器以及74LS74双D触发器的原理画出串行累加器的逻辑图： 图4 串行累加器逻辑电路图本实验选择集成电路芯片，要求使用的集成电路芯片种类尽可能的少。本实验两个移位寄存器选用两块74LS194芯片，全加器利用一块全加器集成芯片74LS183芯片，而D触发

6、器用一块74LS74芯片。画出实验线路图。图5 串行累加器实验线路图【实验步骤】1. 打开数字电路实验箱,观察实验箱，看本实验所用的芯片、电压接口(+5V)、接地接口的位置。2. 按下开关按钮，检查74LS194、74LS74、74LS183芯片是否正常。检查74LS194芯片是否正常的方法：根据74LS194芯片(加数位移寄存器)的逻辑功能表检查74LS194芯片是否正常。将74LS194芯片的“”端接+5V，“GND”端接地。将74LS194芯片的CR清零端接上高电平(清零端为低电平有效)，将其输出端 接上发光二极管用于检查输出，预置并行输入端悬空(相当于并行输入1111)，计数脉冲输入端

7、CP接脉冲输出，移位控制端接高低电平控制开关。按下表步骤控制芯片的输入，若对应的输出结果如下表所示则表明芯片正常。检测74LS194芯片功能表CP信号寄存器CR 说明0×××0000清零111 1×1111置数210 100111右移310 100011右移410 100001右移510 100000右移610111000右移710 111100右移810 111110右移910 111111右移检查74LS183芯片是否正常的方法：将74LS183的“”端接+5V，“GND”端接地。根据74LS183芯片的功能表检查芯片是否正常。将74LS183芯片的

8、、接高低电平控制开关，用于这几个数据的输入，将其、端接上发光二极管，用于检查输出。若芯片的输入输出如下表所示则表明芯片正常。检测74LS183芯片功能表0000000101010010111010001101101101011111检查74LS74芯片是否正常的方法：将74LS74的“”端接+5V，“GND”端接地。将芯片的一个D触发器的端和D端连接，这就把D触发器接成了触发器。然后把D触发器的控制端接输入脉冲信号，把输出端Q连接到发光二极管。若控制端CP每输入脉冲信号（上升沿），输出端D的输出信号翻转一次，则表示该D触发器正常。74LS74为双D触发器，芯片的两个触发器都必须检测是否正常。3

9、. 实验线路图连接电路。按实验线路图所示接线，注意接线之前，必须检查导线是否正常。方法是：一只手拿住线的一端，另一段接发光二极管。若发光二极管发光，则导线正常导通；若不亮，则导线不正常导通。74LS194（A、B）的分别接逻辑开关（A=0011，B=0011，A+B=0110）检查无误后接通电源。4. 送数：令74LS194（A、B）的CR=1，CP输入手动脉冲，用并行送数方法将四位被加数0011和四位加数0011分别送入寄存器A和B中。5. 触发器置零：使74LS74的先为低电平，再变为高电平。6. 令CR=1，连续输入4个CP脉冲，观察两个寄存器输出状态变化并检查是否正确，如有故障设法排除

10、。7. 保持：令74LS194（A）的CR=1，。8. 送数：令74LS194（B）的CR=1，CP手动输入脉冲，用并行送数方法将0011送入寄存器B中。9. 触发器置零：使74LS74的先为低电平，再变为高电平。10. 令74LS194（A、B）的CR=1，连续输入4个CP脉冲，观察两个寄存器输出状态变化并检查是否正确，如有故障设法排除。11. 检查无误后记录数据拆线并整理实验设备。实验数据如下：CP信号A寄存器B寄存器AB 1001100111 11 12000100010 10101010 1101100011

11、0 01 12101100010 10101010 1【实验结果分析】1. 实验记录的数据表格得出的状态表与设计过程中理论结果一致，理论与实际一致。说明实验成功的利用了74LS194 、74LS183和74LS74芯片设计出了一个串行累加器。2. 由实验结果可知：当74LS194芯片(A、B)和74SL74芯片的脉冲信号输入端输入一个脉冲信号时，74LS194芯片(A、B)从各移出一位二进制数分别进入全加器74LS183芯片的加数输入端、。4LS194芯片的D触发器预先清零。即从触发器的输出端Q进入全加器的低位进位端

12、的信号为“0”。全加器将、端的输入数值进行相加，将得数的低位暂存于全加器的全加输出端，得数的高位暂存于全加器的低位进位输出端。在下一个脉冲信号到来时，全加器的全加输出端的数值移入A寄存器的右移控制端并送到其寄存数的最左端，并使A寄存器的数值都向右移一位并从右端移出一位。B寄存器同时向右移出一位并以“0”补充其左端(B寄存器的接地。同时，全加器的低位进位输出端的值通过D触发器进入全加器的低位进位端，全加器将、端的输入数值进行相加。依此直到把寄存器(A、B)预先寄存的数据全部移出并进行全加，将全加得数存进A寄存器内。本实验使用四位寄存器，只需要四个脉冲信号即可将A、B寄存器的预寄存数进行相加并存于

13、其中一个寄存器中。【实验总结】1. 做实验设计时，应该按步骤设计：列真值表根据真值表列出逻辑函数表达式并化简根据化简了的逻辑表达式画出逻辑电路图选择适当的电路芯片合理布线设计实验线路。2. 实验设计选择电路芯片时，应该先了解芯片的构造，原理，主要用途。像本实验要求用74LS194和74LS183芯片以及74LS74芯片。通过了解可知道到74LS194芯片是四位加数移位寄存器；74LS183芯片则是全加器；74LS74芯片是双D触发器。那以后的实验若要用到四位加数移位寄存器则可用74LS194芯片实现；若要用到全加器则可用74LS183芯片实现；若要用到D触发器则可用74LS74芯片实现。3. 实验接线前一定要检测所需芯片和导线是否都正常，不能偷懒。若检查到有芯片不正常的应及时告知实验指导老师予以更换。4. 做实验时发生了这样的情况：接脉冲信号的时候，有些同学将5V的电压接在脉冲信号输出端，这直接导致将脉冲信号芯片烧了。5. 实验时，有些同学输入脉冲信号，可是加数移位寄存器无法实现正确移位。这就很有可能是加数移位寄存器的右移控制端出了问题，全加器的低位进位输